Buffer mit Enable in Verilog für CLB (PIC16F13145)

OP #7654162

Ich versuche verzweifelt einen Buffer mit Enable in Verilog im CLB Synthesizer für einen PIC16F13145 abzubilden. Die Synthese schlägt ohne nachvollziehbare Fehlermeldung fehl. Evtl. hat jemand eine Idee, wo der Fehler liegt. Anbei das Design-File.

https://logic.microchip.com/clbsynthesizer/

1
module BufferWithEnable(
2
    data_in_0,data_in_1,data_in_2,data_in_3,enable,data_out_0,data_out_1,data_out_2,data_out_3
3
    );
4
    input data_in_0, data_in_1, data_in_2, data_in_3, enable;
5
    output reg data_out_0, data_out_1, data_out_2, data_out_3;
6
    always @ (posedge enable)
7
        begin
8
            if (enable)
9
                data_out_0 <= data_in_0;
10
                data_out_1 <= data_in_1;
11
                data_out_2 <= data_in_2;
12
                data_out_3 <= data_in_3;
13
        end
14
endmodule
Angehängte Dateien:
Beitrag #7654388 wurde von einem Moderator gelöscht.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 2 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.