5V Eingangsbuffer/Optokoppler vor FPGA

Hallo Zusammen,

ich verwende einen FPGA (läuft mit ca.150MHz, 2.5V bank voltage) und 
habe darauf ein paar Leitungen welche von aussen auf das System geführt 
werden.
der Pegel ist 5V und beim Signal handelt es sich unter anderem um ein 
Interlock und ein Trigger Signal (Eingänge) sowie auch um ein paar 
Ausgänge.
das Trigger Signal sollte möglichst jitterarm sein.

Meine Frage ist nun, wie ich diese Signale am Besten anschliessen. eine 
komplette Galvanische Trennung liegt nicht drin, da der Platz für eine 
entkoppelte Speisung der Eingangsseite fehlt.

mögliche Varianten die ich gefunden habe:
- SN74LVC1T45DB Buffer + dioden schutzschaltung
- SI8440 Digital isolator

Wie sieht eine professionele Lösung aus? Welche Punkte muss ich mir bei 
der Evaluation überlegen?

Gruss Stef