FSMC Bank Section

Daniel Manter Gast 02.02.2016 17:30 #4451702

Lesenswert?

•

Hallo Leute,

ich lese mich gerade in die FSMC des STM32F4 ein und habe eine Frage 
dazu.

Im Quellcode eines SSDxxxx (LCD Treiber) habe ich folgenden Codeteil 
gefunden:

#define LCD_REG (*((volatile unsigned short *)0x60000000)) // RS = 0
#define LCD_RAM (*((volatile unsigned short *)0x60020000)) // RS = 1
__inline void LCD_WriteData(uint16_t data) { LCD_RAM = data; }


Müsste aber nicht, laut Abbildung, 0x60000000 für Data und 0x60020000 
für die Reg sein? Irgendwie werde ich daraus nicht schlau.

Danke für eure Antworten.

Angehängte Dateien:

bank_sections.png (18 KB)

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

dasrotemopped Gast 04.02.2016 10:26 #4454079

Lesenswert?

•

▲
▼

Welche Speicherstelle für DATA ist hängt von der Config des FSMC ab, 
genauer, welche Adressleitung A0 bis Axx(->RS) denn den D/#C Pin vom 
Display steuern soll. CMD ist immer die Basisadresse des Segments der 
Speicherbank.

Die AppNotes von STM geben auch ein wenig Hilfestellung:
AN2784
AN2790
AN3241

Ich hänge gerade auch an der Ansteuerung eines Displays am FSMC über i80 
Interface. Leider stürzt der ganze Prozessor ab beim Speicherzugriff und 
ich habe keinen Schimmer warum. Habe Keil und SW4STM32 ausprobiert und 
den Code durch CubeMX erzeugen lassen. Beides mal das selbe Ergebnis.
Der Keil Support sagt, nimm die Middleware von MDK-ARM, dann klappt's 
bestimmt.

Wenn jemand da noch ein Tipp für mich hätte ?? Benutze das Eval Board 
MCBSTM32E mit STM32F103ZG.

Gruß,

dasrotemopped.

Angehängte Dateien:

STM32F103ZGT6_SRAM-i80.ioc (5,69 KB)
STM32F103ZGT6_SRAM-i80_20160203.zip (8,35 KB)

Antwort Zitieren Bearbeiten Löschen Beitrag melden

FSMC Bank Section

Antwort schreiben