Gast
#1516576
Hallo wenn ich einen Vector habe, wie kann ich nur ein bestimmtes Bit auf '1' setzen? data_o <= "000000001000"; data_o = (others => '0'); Wie kann ich hier das vierte Bit auf '1' setzen? Danke! MfG
Gast
#1516584
data(3) <= '1';
Gast
#1516587
Kommt darauf an, was das für ein Typ ist. Ich gehe mal davon aus, dass Du einen std_logig_vector oder einen bit_vector hast. data_o(3) <= '1'; oder data_o <= data_o or "000000001000"; wobei das nicht geht wenn es ein Ausgang ist (ich vermute es ist einer da du _o geschrieben hast). Dann mußt Du das über ein Signal oder Variable machen. LG Cyrex
Gast
#1516608
Danke
Das wäre die Lösung.
data_o = (others => '0');
data_o(3) <= '1';
Wenn ich nur "data_o(3) <= '1';" schreibe sind dann die anderen Werte
automatisch '0' oder sind die undefiniert.
>data_o <= data_o or "000000001000";
Es geht ja darum irgendwie diese "000000001000" Schreibweise zu
verhindern.
Wieso bräuchte ich ein Signal. Ein Signal dient mir ja wenn ich im
architecture mehrere Components habe diese zu verbinden bzw. bei
mehreren Prozessen. Oder hat das noch andere Funktionen da es auch eine
Möglichkeit wäre?
Gast
#1516630
Du kannst einen Ausgang nur als Ausgang verwenden. Das heisst, du kannst ihn nicht abfragen. Je nachdem ob die anderen Werte vorher undefiniert waren. Mit data_o(3)<= '1' setzt Du nur die eine Position auf high. Alle andern Werte sind davon nicht betroffen und behalten ihren Wert. Du solltest sowiso alle Werte von den Ausgängen (und am besten auch von den Signalen) im Reset Teil auf 0 setzen. LG Cyrex
Gast
#1516639
Aja, wenn du data_o <= (others => '0'); data_o(3) <= '1'; schreibst ist das nit gut da beide Befehle gleichzeitig ausgeführt werden. Besser du gibst das 0 setzen in einen Reset Zweig
1 | |
2 | |
3 | |
4 | |
5 | |
LG Cyrex
Gast
#1516654
Mein Programm ist kombinatorisch => somit nicht getaktet.
Gast
#1516662
Bei deinem Bsp. müßte ich auch zuerst reset drücken => die Werte werden nicht automatisch auf '0' gesetzt. Wenn ich mehrere elsif-Zweige habe bleibt ja noch der alte Wert gespeichert. data_o(3) <= '1'; In diesem Fall müßte ich zuerst dato_o auf '0' setzen damit ich data_o einen neuen Wert zuweisen kann.
> Aja, wenn du > data_o <= (others => '0'); > data_o(3) <= '1'; > schreibst ist nit gut da beide Befehle gleichzeitig ausgeführt werden. Dann schreib es in einem Prozess. In einem Prozess gilt die letzte Signalzuweisung. Das sind VHDL-Grundlagen... :-/ So also:
1 | |
2 | |
3 | |
4 | |
Am schönsten dürfte aber diese Schreibweise sein:
1 | |
EDIT:
1 | |
2 | |
3 | |
4 | |
5 | |
Das ist fast schon das Abwegigste, das man machen sollte, denn das gibt ausgenommen von data_o(3) nur Latches: data_o(3) ist einfach der invertierte reset_i, alle anderen data_o sind speichernd, denn sie müssen wenn reset_i='0' ist, den Wert '0' speichern. Weil kein Takt dabei involviert ist, gibt das Latches.
Gast
#1516756
Es ist in einem Prozess geschrieben, somit hätte es eh gepasst.
1 | |
Diese Schreibweise kannte ich nicht.
1 | |
2 | |
Das müßte dann das selbe sein. Habe versucht das Programm zu compilieren mit "vlib work" und "do compile.do". Es taucht aber dieser Fehler auf "Could not find ./work.tb_decoder." Wo könnte der Fehler liegen?
VHDL'er schrieb: >
1 | |
2 | |
> Das müßte dann das selbe sein. Nein, du bekommst den Fehler >>>> Size of aggregate is different than size of the target. Und es ist klar, warum: data_o hat viele Bits, da reicht es nicht aus, nur dem 3. Bit etwas zuzuweisen, und die anderen undefiniert zu lassen.... Wir sind ja nicht bei C, wo
1 | |
2 | |
3 | |
4 | |
und
1 | |
das selbe sind ;-)
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.