Gast
#353512
Hallo, ich benutze einen Atmega16L, Takt wird über FPGA erzeugt und an XTAL1 zugeführt, XTAL2 NC. Nun bekomme ich eine Baudrate die zwischen 20 und 30 Hz liegt, hat einer ne Ahnung was ich falsch mache? Die CKSEL hab ich mit Ponyprog auf "0000" sprich lauter Häkchen gesetzt.