|
Anzeige
|
Dead Copper entfernen oder stehenlassen?
Gast
#4370561
Hallo, wird Dead-Copper entfernt oder bleibt es stehen? Pro Stehenlassen: Die Stabilität der Leiterkarte ist gleichbleibend hoch, da die Kupferbesetzung gleich bleibt. Materialersparnis beim Ätzen. Pro Wegätzen: Es sind undefinierte Bereiche. Möglicherweise Antennenwirkung, aber warum eigentlich? Die haben doch keine Verbindung zu Garnichts...?
Gast
#4370567
Wenn diese nicht angebundenen Flächen zwischen zwei Leiterbahnen liegen, kann von einer Leiterbahn zur anderen kapazitiv eingekoppelt werden. Wird die Fläche an Masse angebunden, koppelt da nichts mehr zwischen den Leitungen, aber nach Masse. Dadurch wird eventuell ein schnelles Signal beeinflusst. So kann eine Leitung mit langsam ändernden Analogsignalen aber auch geschirmt werden. Die Fläche entfernen hilft, wenn die Schaltung empfindliche Analogschaltkreise hat, weil dann eine große Fläche zu einer Antenne für elektrisceh Felder wird. Es gibt hier natürlich noch ein Bundle an weiteren Faktoren, aber als Überblick sollte es so erstmal ausreichen.
Gast
#4370569
DeadCopper schrieb: > Die Stabilität der Leiterkarte ist gleichbleibend hoch, da die > Kupferbesetzung gleich bleibt. Materialersparnis beim Ätzen. Bei Multilayerplatinen ist es wichtig dass adjazente Layer ca. gleich viel Kupfer haben damit es sie nicht verzieht in der Produktion weil die Teile so dünn sind. Bei normalen doppelseitigen Platinen sollte das aber kein Problem sein. Wie es bei Flatflex aussieht weiß ich nicht. DeadCopper schrieb: > Es sind undefinierte Bereiche. Möglicherweise Antennenwirkung, aber > warum eigentlich? Die haben doch keine Verbindung zu Garnichts...? Kapazitive Einkopplungen. Außerdem erzeugen sie eine Kapazität die die Signalintegrität beeinflusst. Fazit: Im Normalfall: wegätzen. In Spezialfällen: abwägen.
Gast
#4370586
Guest schrieb: > Bei Multilayerplatinen ist es wichtig dass adjazente Layer ca. gleich > viel Kupfer haben damit es sie nicht verzieht in der Produktion Dann habe ich jahrelang meine 8,12,14 und 16 Layer Platinen falsch designt :-O . Ich habe immer Planes unter Signallagen erzeugt. Guest schrieb: > In Spezialfällen: abwägen. Ach, die paar Milligramm... MfG Paul @ Paul Baumann (paul_baumann) >> In Spezialfällen: abwägen. >Ach, die paar Milligramm... ;-) "Heinrich, der Wagen bricht . . ."
Gast
#4370616
Ich benutze die Flächen, um gleichmäsiger zu ätzen. Sind im Zentrum einer Platine große blanke Flächen, dauert es relativ lange diese frei zu ätzen. In dieser Zeit können schmale Bahnen näher am Platinenrand bereits stark unterätzt sein. Bei Tonertransfer sind Flächen und breite Bahnen oft nur mit einer sehr dünnen Tonerschicht bedeckt, da ist es besser schnell fertig zu sein, bevor die Schicht durchlässig wird. Gruß. Tom
Gast
#4370620
>In dieser Zeit können schmale Bahnen näher am Platinenrand >bereits stark unterätzt sein. Dann hast Du was beim Belichten falsch gemacht
Gast
#4370624
Ja, kann sein. Denn ich belichte den Toner eigentlich nie :) Wenn du die Platinen fertigen lässt, also nicht selbst ätzt, würde ich alle Flächen entfernen die keinem klar abgewogenen elektrischen Zweck dienen (Referenz-Massefläche, ...). Andernfalls tu halt was mit deinem Prozess am besten geht.
Gast
#4376310
MythBuster schrieb: > Dann habe ich jahrelang meine 8,12,14 und 16 Layer Platinen falsch > designt :-O . Ich habe immer Planes unter Signallagen erzeugt. Wenn es symmetrisch ist passt es ja. Siehe: http://www.multi-circuit-boards.eu/leiterplatten-design-hilfe/kupfer-balance.html Antwort schreiben |
Anzeige
|
