12MHz Rechtecksignal verzögern/verschieben

OP #1214099
Hallo zusammen,
da die Forensuche nicht so ganz erfolgreich war,
muss ich mal posten.


Ich möchte ein 12MHz Rechtecksignal so 10 - 20ns verzögern.
Hatte mir überlegt es einfach 2 mal mit einem 74HC04 zu invertieren,
die Flanken sind dann aber nicht ganz so gut.
Im Anhang ein Oszibild,
- das gelbe Signal ist das 12MHz vor dem inverieren
- das grüne Signal ist nach einem mal invertieren
- das blaue Signal ist nach der 2ten Inverterstufe

Meine Frage, wie bekomme ich eine vernünftige Signalform mit der 
entsprechenden Verzögerung hin?

Noch eine Info:
Später sollen aus den 12MHz Rechteck eine 50MHz Rechteck werden,
dann sollte das ganze auch noch funktionieren .


Evtl. hat jemand eine Idee für mein Problem?


Grüße
Chris
Angehängte Dateien:
#1214130
@  Chris __ (jetronic)

>Ich möchte ein 12MHz Rechtecksignal so 10 - 20ns verzögern.

1.) Wozu? Um ein kaputtes Timing zu reparieren?
2.) Wie genau müssen die 10-20ns eingehalten werden?

>Hatte mir überlegt es einfach 2 mal mit einem 74HC04 zu invertieren,

Das ist der Quick & Dirty Ansatz aus der gutenm alten TTL-Zeit.

>die Flanken sind dann aber nicht ganz so gut.

Sie sind flacher, weil die HC nun mal nicht soooo fix sind. Aber das 
meiste ist Messfehler, vor allem schlechte Masseanbindung.

>Meine Frage, wie bekomme ich eine vernünftige Signalform mit der
>entsprechenden Verzögerung hin?

Was ist denn daran unvernünftig? Für einen 12 MHz Takt ist das schon OK:

>Später sollen aus den 12MHz Rechteck eine 50MHz Rechteck werden,
>dann sollte das ganze auch noch funktionieren .

Dann brauchst du schnellere Gatter, LVC oder AHC oder wasauchimmer.

MFG
Falk
OP #1214635
Guten Morgen zusammen,
danke schon einmal für die zahlreichen Antworten.

Also das Rechteck signal ist ein Triggersignal für ein Latch.
Verschieben möchte ich es, damit die steigende Flanke nicht mit der 
steigenden Flanke meines Datensignals am Latch übereinstimmt.

Habe nochmal nachgelötet, und siehe da, das Rechtecksignal sieht 
eigentlich recht gut aus. Für die 12MHz wird das so gehen.
Allerdings muss ich mir für 50MHz wohl noch etwas überlegen, evtl. 
andere Bauelemente...


Grüße
Chris
#1214691
@Chris __ (jetronic)

>Verschieben möchte ich es, damit die steigende Flanke nicht mit der
>steigenden Flanke meines Datensignals am Latch übereinstimmt.

Dann nimm nur EINEN Inverter und gut. Wobei das am Ende genau das ist, 
was ich dachte, ein vermukstes Timing oder Missverständniss. Wie 
Digitaltechnik sauber getaktet wird steht u.a. hier

SDRAM-Timing

MFG
Falk

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 17 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.