µCTx mittels CPLD an mehrere µCRx

Besten Dank für die Antwort... Was genau meinst du mit Puffern? ich 
möchte "direkt" die ankommenden high/low Pegel am Eingang des CPLDs auf 
ein Port verteilen.
Liege ich da richtig, dass bei kombinatorischer Logik auf "Events" an 
dem Eingang reagiert wird?
Wird da auf die Flanken getriggert oder auf die Pegel?

Vielen Dank nochmal
Gruß Marco

Nix Trigger, nix event.
Das "läuft" einfach so durch, wie durch ein 74HC08.
Nur eben mit der CPDL-Verzögerungszeit.
Vorausgesetzt, du machst nicht irgendwas wildes im CPLD...

Danke nochmal an alle...
ich bin seit ca. 3 Std in dem Gebiet der CPLDs und VHDL "drin" und tue 
mich noch besonders schwer... kann mal bitte einer drüberschauen?
Wie caste ich ein Bit/Pin als Vector in VHDL?

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;


entity uart is
  Port (input: in STD_LOGIC;
       uarts : out  STD_LOGIC_VECTOR (7 downto 0));
end uart;


architecture Behavioral of uart is

begin
  uarts <= std_logic_vector(input);
end Behavioral;

Danke und Gruß
Marco

Marco schrieb:
> Also µC_Tx-->CPLD-->viele µCRx´s

Wozu der Aufwand, das geht auch mit einem Dekoder a la 74xx138.

Gruss Reinhard

@Reinhard

>aber das soll später alles etwas flexibler werden mittels CPLD

aus Spaß an der Freud, weil es ein Development Board ist und ich mich 
momentan in CPLDs und VHDL einarbeite...