Gast
#2216743
Ich habe hier noch einige Cache-RAMs rumliegen, SRAMs 32kx8 mit 15ns. Koennte man nicht einfach die zu sampelnden Daten an D0-D7 legen, /CE auf low, einen Binaerzaehler aus 2x74HC393 an A0-A14, und einen Takt an die 74HC393 und /WE? Dazu noch einen uC der das SRAM dann ausliest und die Daten ueber RS232 an den PC schickt. Eine Triggerung koennte man per 74HC688 (Bitvergleicher) realisieren, der D0-D7 mit einem vom uC vorgegebenen Byte vergleicht und dann einen Sample-Zyklus triggert. Alles in allem waeren die Kosten unter 10EUR fuer einen ~50MSPS 8-Kanal Logikanalyzer mit 32k Speichertiefe. Was haltet ihr davon?