Schneller Zähler/Counter IC für SRAM

Es gibt auch noch den 74HC4040, der um einiges schneller ist. Trotzdem 
ist und bleibt dies ein asynchroner Zähler, dessen Ausgänge zeitlich 
versetzt schalten, so daß man nach dem Zählpuls noch etwas warten muß, 
bevor man die Strobe-Leitung am SRAM zieht.

Unter anderem für einen Logic Analyzer hab ich schon die selben 
Überlegungen angestellt.

Ein einfacher Zählbaustein ist der 74161, der eignet sich auch zum 
kaskadieren. Der 74LS161 hat ein propagation delay von max. 45ns (der 
Höchstwert aller im Datenblatt angegebenen Delays). Der Wert ist aber 
für ein clear, also uninteressant für's eigentliche zählen.
Der nächstkleinere ist 38ns für clk -> Ausgang, von dem delay kannst du 
also beim Zählen ausgehen. Das Problem ist, das der nur 4 Bit zählt, 
musst also 4 Kaskadieren.
Das Delay clk -> ripple carry (brauchst du um den nächsten loszählen zu 
lassen) beträgt auch max. 38ns, sprich 4 kaskadierte Zähler haben ein 
Delay von max. 152ns.

Es gibt zB. auch Bausteine die dir nur die Carry Signale berechnen (das 
dann besonders schnell) damit die folgenden Zähler schon früher loslegen 
können, so kannst du das noch etwas optimieren. Die 74F161 sind schon 
recht schnell, da beträgt das Delay nur noch max. 15ns, mit 4 bist du 
dann bei 60ns.


Weil das irgendwie alles murks ist, werd ich den Zähler von meinem Logic 
Analyzer mit einem GAL realisieren, hab einige mit 7.5ns da. Zusätzlich 
werd ich vielleicht noch multiplexen, die Werte werden in ein 
Schieberegister geschoben, alle 8 Takte werden die 8 parallelen Ausgänge 
dann in den Speicher geschrieben (macht halt ein 8bit SRAM pro Kanal).

Matthias Lipinsky wrote:

> Wieso addieren sich die Zeiten clk->out bei SYNCHRONEN Zählern??

Wenn man sie falsch verschaltet, dann tun sie das.

Hmm... stimmt eigentlich, das enable vom nachfolgenden wird ja schon bei 
0xF auf 1 gesetzt.

Lässt sich nicht von der Hand weisen ;)

74F161A: Zyklus mindestens 30ns (1x CP->TC, 2x CET->TC, 1x CET->CP).