Fehler beim Kodieren mit vhdl

Ich versuche ein Multiplexer mittels VHDL zu schreiben, der mir auch 
Parallel mehrere Signale gleichzeizig multipleziert...
(da ich neu mit VHDL bin) ich habe aber paar Verständnis Probleme...

ich habe 6 Multiplexer erstellt IC1,IC2...IC6, ich habe aber nur eine 
definiert (denn sie sollen ähnliche Eigenschaften haben) und davon den 6 
gewünschten Multiplexern instanziert..

architecture Behavioral of behav is


           component IC
      Port ( Clk : in STD_LOGIC;
               RST : in STD_LOGIC;
               A  : in  STD_LOGIC_VECTOR(2 downto 0);
               EN  : in  STD_LOGIC;
               N01 : in  STD_LOGIC;
               N02 : in  STD_LOGIC;
               N03 : in  STD_LOGIC;
               N04 : in  STD_LOGIC;
               N05 : in  STD_LOGIC;
               N06 : in  STD_LOGIC;
               COM : out  STD_LOGIC);
           end component IC;

begin

     --Instantiate Components

  --IC1: Process
      IC1 : IC
        port map (
          Clk => CLK,
          RST => RST,
          A   => D_IC1,
          EN   => D8,
          N01 => N1,
          N02 => N2,
          N03 => N3,
          N04 => N4,
          N05 => N5,
          N06 => N6,
          COM => COM6
        );
  --end process IC1;

  --IC2: Process
     IC2 : IC
        port map (
          Clk => CLK,
          RST => RST,
          A   => D_IC2,
          EN   => D7,
          N01 => N1,
          N02 => N2,
          N03 => N3,
          N04 => N4,
          N05 => N5,
          N06 => N6,
          COM => COM5
        );
  --end process IC2;

  --IC3: Process
     IC3 : IC
        port map (
          Clk => CLK,
          RST => RST,
          A   => D_IC3,
          EN   => D6,
          N01 => N1,
          N02 => N2,
          N03 => N3,
          N04 => N4,
          N05 => N5,
          N06 => N6,
          COM => COM4
        );
  --end process IC3;

  --IC4: Process
     IC4 : IC
        port map (
          Clk => CLK,
          RST => RST,
          A   => D_IC4,
          EN   => D5,
          N01 => N1,
          N02 => N2,
          N03 => N3,
          N04 => N4,
          N05 => N5,
          N06 => N6,
          COM => COM3
        );
  --end process IC4;

  --IC5: Process
      IC5 : IC
        port map (
          Clk => CLK,
          RST => RST,
          A   => D_IC5,
          EN   => D4,
          N01 => N1,
          N02 => N2,
          N03 => N3,
          N04 => N4,
          N05 => N5,
          N06 => N6,
          COM => COM2
        );
  --end process IC5;

  --IC6: Process
       IC6 : IC
        port map (
          Clk => CLK,
          RST => RST,
          A   => D_IC6,
          EN   => D3,
          N01 => N1,
          N02 => N2,
          N03 => N3,
          N04 => N4,
          N05 => N5,
          N06 => N6,
          COM => COM1
        );
  --end process IC6;


end Behav;

die 6 multiplexer IC1...6 sollen auch paralle Signale Steurn:
deswegen habe ich mir gedacht ich kann sie Als Process deklarieren da 
wie es komentiert ist.

oder soll ich Process deklarieren beim definition der IC:

begin

    Mux:process
    begin
      if ( RST = '1' ) then COM <= '0';
      else
        if rising_edge (Clk) then
          if(EN = '1') then
            if( A = "001") then COM <= N01;
            elsif( A = "010") then COM <= N02;
            elsif( A = "011") then COM <= N03;
            elsif( A = "100") then COM <= N04;
            elsif( A = "101") then COM <= N05;
            elsif( A = "110") then COM <= N06;
            end if;
          end if;
        end if;
      end if;
    end process;


end Behavioral;

LG Eddy