Hallo,
ich möchte eine Platine erstellen, auf der LVDS-Signale (ca. 300mV) mit
ca. 3Gbit/s funken (tS/tR < 150ps).
Bei eagle gibt es ja ein ULP namens "length-freq-ri.ulp", das stellt die
Leiterlänge, den ungefären Widerstand und einige andere Daten dar.
Habe zwar schon festgestellt, dass zumindest die Widerstandsberechnung
mit einem sehr dicken Daumen und zugekniffenen Augen erfolgt ...
... aber wenigstens lassen sich so die Leitungslängen angleichen.
Die Impedanzanpassung muss dann aus dem Bauch heraus erfolgen ...
Meine Fragen:
1. Habe ich ne Chance, die Platine mit eagle zu planen, sodass eine
halbwegs realistische Chance besteht, dass sie dann auch funktioniert?
2. welche Genauigkeit soll bei den Bahnlängen angesetzt werden?
3. Die Datenquellen werden mittels STP-Kabel angeschlossen, d.h. auf der
Platine gibt es die entsprechenden Buchsen. Der Chip hat interne
Terminierung, sollen die kurzen Bahnen von Chip zur Buchse auf einen
bestimmten Widerstand hin geplant werden (Querschnitt)? Die interne
Terminierung arbeitet mit 50 Ohm.
4. Der geplante Chip ist ein MLF-Gehäuse mit Thermalpad, also nix, was
ich selbst bestücken könnte. Kann ich mit Hausmitteln eine Testplatine
erstellen, um zu sehen, ob das Prinzip überhaupt funzt?
Kann man dazu den Chip mit kleinen Drähtchen mit der Platine verbinden?
Testsockel ist im Hobbybudget nicht drin.
Wenn das alles so kritisch ist solltest du eher über ein anderes
Trägermaterial Gedanken machen als darüber ob man die Leitungen
mit Eagle designen kann. In der Praxis macht man da erst im Kleinen
Feldversuche um da ein wenig Erfahrung zu sammeln.
Ansonsten hängt es noch davon ab wie präzise der Leiterplattenhersteller
arbeitet und das Sondermaterial überhaupt benutzt.
> In der Praxis macht man da erst im Kleinen Feldversuche um da ein wenig> Erfahrung zu sammeln.
Yo, das war der Hintergrund für Frage 4 ;)
Also wann Du mir da auf die Sprünge helfen könntest, würde mich das
saumäßig freuen tun :)
> Wenn das alles so kritisch ist solltest du eher über ein anderes> Trägermaterial Gedanken machen ...
Hm, könntest Du Dich vielleicht etwas ausführlicher äußern?
Ich habe bislang noch nix mit HF gemacht - für etwas konkretere Tips
wäre ich schon dankbar.
So wie ich bislang die Beiträge zu HF verstanden habe, gibt es Regeln,
um nicht als Umweltverschmutzer da zu stehen - und andere Regeln, um die
Sache überhaupt zum fliegen zu bekommen.
Jetzt würde mich natürlich interessieren, was ich beachten muss, um es
überhaupt erstmal zum laufen zu bekommen. Geht das ohne einen Doktor in
Mathe ...?
Die anderen Punkte könnte ich ja dann bei der Planung der zu fertigenden
Platine berücksichtigen, bzw. berücksichtigen lassen.
Du hast nichts zur Länge gesagt, über die die 3 Gbit/s transportiert
werden sollen. Bei geringen Längen (innerhalb einer überschaubaren
Platine) sollte FR4 (epsilon-r ca. 4 - 4.5) als Trägermaterial noch gut
gehen.
Die beiden Bahnen der symmetrischen Leitungen sollten natürlich
möglichst gleich lang sein. Die Laufzeit auf einer Leitung beträgt ca.
60-80ps/cm, ich würde deshalb darauf achten, nicht mehr als 1-2mm
Unterschied zu haben und auch möglichst direkt z.B. nach einem
Richtungswechsel den Ausgleich wieder herstellen. Vias am besten
vermeiden, denn die verursachen Stichleitungen über die Dicke der
Platine - außer du wechselst wirklich von ganz oben nach ganz unten.
Zur Bestimmung der Leitungsimpedanz gibt es eine Reihe von Tools, auch
Webseiten mit Online-Berechnungsmöglichkeiten (ich habe die Links leider
nur auf meinem Firmenrechner). Für eine saubere Definition ist auf jeden
Fall eine gegenüberliegende Massefläche notwendig, noch besser ist es,
wenn die Leitungen zwischen zwei Masseflächen eingepackt werden. Der
sich ergebende Abstand s der beiden differentiellen Leiter sollte als
Anhaltspunkt dienen, wie weit ein weiteres Pärchen oder wie weit eine
auf dem selben Layer liegende Massefläche Abstand haben muss (>3*s).
Der absolute Impedanzwert ist nach meiner Erfahrung nicht ganz so
kritisch, 10% Ablage sollten da noch keine deutlichen negativen
Auswirkungen haben.
In die Berechnung gehen übrigens ein:
- Epsilon-R des Trägermaterials
- Leiterbreite
- Leiterabstand bei differentiellen Leitungen
- Abstand zu(r) Massefläche(n)
- Dicke der Cu-Schicht
- ev. Coating der Leiterbahnen
Zur 1.Frage: Ja, du hast eine realistische Chance, das mit Eagle zu
designen. Alle notwendigen Parameter lassen sich da beeinflussen - wenn
du die richtigen findest!
>Kann man dazu den Chip mit kleinen Drähtchen mit der Platine verbinden?
Ich denke schon, wenn die Drähte auch wirklich kurz sind.
Du brauchst für LVDS 120R Wellenwiderstand zwischen den diff-Paaren und
60R bezüglich Masse. Das machst du über EpsilonR des
Leiterplattenmaterials, der Kupferbreite der Leiterbahn und dem Abstand
zueinander. Es gibt diverse Fieldsolver die dir sowas berechnen. Der
Adler hilft dir leider nicht bei der Verlegung der differentiellen Paare
sodaß du den Skew manuell ausgleichen mußt. Bedenke auch daß jedes Via
eine diskontinuität der Impedanz ist und dir das Signal verschmiert.
@ Geronimo,
Wieviel Lagen hat deine Platine?
2 oder 4?
Bei zwei Lagen werden die Leitungen schon ziemlich breit. Das macht dann
Platzprobleme, wenn man 10 solcher Leitungspaare hat. Coplanar(Masse
links und rechts des Letungspaares) wär auch noch eine Option, wenn es
ganz edel werden soll.
Vier lagen wäre da natürlich besser. Allerdings musst du dir dann von
dem Leiterplattenlieferant den Lagenaufbau(Lagenabstand) geben lassen,
um die Leiterbreite und den Abstand zu berechnen.
Tipp: Bei einem Abstand von dreimal Lagendicke hast du praktisch kein
Übersprechen mehr zur nächsten Leitung. Sowas erfordert beim
Zweilagenboard natürlich eine Menge Abstand.
Lagenabstand = Abstand zur darunterliegenden Masselage
Hallo,
danke für Eure Antworten!
Das sind doch mal Informationen, mit denen ich was anfangen kann :)
> zur Leiterbahnlänge:
max. Länge wird so um die 5 cm liegen. Ich verwende noch einen
Signalverstärker, um die Verluste vom Kabel wieder auszugleichen.
D.h. vom Stecker zum Treiber-IC (die kürzeste Bahn) und von dort weiter
zum Ziel.
Bei ersten Tests habe ich die Leitungslänge bis auf die 2. Stelle nach
dem Komma in eagle ohne Schwierigkeiten angleichen können.
Gibt es ne Faustregel für das Mäandern, bzw. für den Richtungswechsel?
Möglichst lange Geraden zwischen den Richtungswechseln, oder lieber
möglichst kurze?
> zur Paartrennung:
Ich habe genug Platz, um die Leitungspaare von einander zu trennen, d.h.
es ist reichlich GND-Fläche zwischen den Paaren.
> zu Vias:
Lassen sich nicht ganz vermeiden. Wenn vias - dann beide Vias möglichst
dicht beieinander, oder lieber voneinander trennen?
> Du brauchst für LVDS 120R Wellenwiderstand zwischen den diff-Paaren und> 60R bezüglich Masse.
Hm, die interne Terminierung arbeitet mit 2x 50 Ohm gegen einen
separaten Pin, den man selbst z.B. auf VCC legen kann (das wären dann ja
100 Ohm).
> Wieviel Lagen hat deine Platine?> 2 oder 4?> Bei zwei Lagen werden die Leitungen schon ziemlich breit.
Wenn es möglich ist, würde ich die Testplatine 2lagig (selber) machen.
Das "Problem" ist, dass der IC TQFN-Gehäuse hat und die Buchsen auch
SMD-Buchsen mit gleichen Pinabstand (0,5mm) sind.
> zu dem Berechnen:
Was muss ich unbedingt berechnen, damit es was wird?
Die Leitungsimpedanz ist doch Leiterbahn, Buchse + Stecker, Kabel,
wieder Buchse + Stecker und nochmal Leiterbahn ...
Wie läßt sich sowas überhaupt berechnen?
Macht es überhaupt Sinn, da zu rechnen - oder gibt es eine Faustformel
oder Richtwerte, die zu praktikablen Werten führen?
Dein Projekt hört sich interessant an, würdest du es genauer vorstellen?
Also Zweck? ggf. findet sich ja dann noch jemand der dir unter die Arme
greift.
> Was muss ich unbedingt berechnen, damit es was wird?
Die Leitungsimpedanz ist doch Leiterbahn, Buchse + Stecker, Kabel,
wieder Buchse + Stecker und nochmal Leiterbahn ...
Wie läßt sich sowas überhaupt berechnen?
Macht es überhaupt Sinn, da zu rechnen - oder gibt es eine Faustformel
oder Richtwerte, die zu praktikablen Werten führen?
Die Leitungsimpedanz hat nichts mit dem Stecker zu tun.
Falls du mit Einzelkabeln kommst, dann sind das wohl 50 Ohm-Kabel.
Dafür nimmt man dann auch 50 Ohm-Buchsen. Von diesen zwei Buchsen fährt
man dann die Leitungen zum Pärchen zusammen. Auf der Strecke, auf der
die Leitungen nich getrennt sind, muss die Leiterbreite für 50Ohm
gerechnet werden.
Bei einer Einlagenplatine mit1.6mm, FR4, er=4.3 komme ich auf
100 Ohm differential:
Leiterbreite 0,9mm
Abstand 0,3mm
http://www.hfdollinger.de/14132.html Lena 1.05
Im Programm: LenaCalc->Lines->MSC ha auf z.B. 400mil hochsetzen.
h=61mil
w=35mil
s=12mil
er=4.3mil
t=35um
f=1GHz
--> Zdiff=100,74 Ohm
Hallo
> Falls du mit Einzelkabeln kommst, dann sind das wohl 50 Ohm-Kabel.
Nee, die Übertragung soll vollduplex arbeiten - also 2 Kanäle, 4 Adern
und das ganze in STP. Ich orientiere mich an existierenden Standards ;)
>> Bei zwei Lagen werden die Leitungen schon ziemlich breit.> Leiterbreite 0,9mm> Abstand 0,3mm
Jetzt muss ich aber schmunzeln :)
Danke für die Info! Nach der Vorrede hatte ich schon befürchtet, ich
würde bei 1cm breiten Leiterbahnen, oder noch breiter, landen.
Ok, ich sehe gerade, Du hast nur für 1 GHz durchgerechnet - wird also
noch etwas breiter. Scheint aber machbar zu sein ;)
Ich schau mir das proggy mal an.
> Dein Projekt hört sich interessant an, würdest du es genauer vorstellen?
Das verschiebe ich noch etwas.
Ist ne Idee, die mir seit vielen Jahren im Kopf rumspukt - allerdings
hatte ich seinerzeit überhaupt kein Gefühl für Elektronik im weitesten
Sinne.
Inzwischen habe ich einige µC-Projekte realisiert, eigene Platinen
erstellt, konnte also etwas Gefühl für die Materie entwickeln.
Jeder, dem ich bislang meine Idee erzählte, hielt mich für verrückt.
Deshalb will ich erst für mich einen Versuch starten.
Wenn das Ganze was wird, werde ich auf jeden Fall konkreter. Für eine
mehrlagige Platine gibt es dann noch viel mehr zu beachten und zu tun.
Aber bis dahin fließt noch viel Wasser den Rhein herunter.
> Danke für die Info! Nach der Vorrede hatte ich schon befürchtet, ich
würde bei 1cm breiten Leiterbahnen, oder noch breiter, landen.
Ok, ich sehe gerade, Du hast nur für 1 GHz durchgerechnet - wird also
noch etwas breiter. Scheint aber machbar zu sein ;)
Ich schau mir das proggy mal an.
Ob 1GHz oder 2GHZ spielt praktisch keine Rolle für den Wellenwiderstand.
Das e_r der Platine ändert sich da vielleicht von 4,3 nach 4,25. Den
kleinen Unterschied kannst du bei der Berechnung der Leiterbreite
knicken.
Danke Helmut für die Praktiker-Tips!
Habe die Lena mal ausprobiert.
Leider wird dort sehr viel Wissen vorausgesetzt, sodass ich mir nicht
klar bin, wie ich die Ergebnisse interpretieren soll, bzw. wie ich die
Parameter ändern soll, um zu einem guten Ergebnis zu kommen.
Ich hänge mal ein Bild an, wie ich es probiert habe.
Was mich auch erstaunt, ist, dass die Leitungslänge gar nicht in die
Berechnung einfließt - oder sie fließt ein und ich habe nicht kapiert
wie und wo :(
Ich habe jetzt die Parameter so gesetzt, dass Zdiff ca. 100 Ohm wird.
Ist das Ergebnis so praktikabel?
Verstehe ich das Ergebnis richtig, dass wenn mein tR 60ps beträgt, dass
der Längenunterschied der Leitungen kleiner 5mm sein muss?
Z ist ja wohl der Widerstand. Was bedeutet denn Zeven, bzw. Zodd?
Dass even gerade und odd ungerade bedeutet, ist mir bekannt, aber was
hat das in diesem Kontext zu bedeuten?
> 4. Der geplante Chip ist ein MLF-Gehäuse mit Thermalpad, also nix, was> ich selbst bestücken könnte.
Aber freilich geht das. Das Pad geht mit einem etwas dickeren Via, das
von unten das Lötzinn durchlässt, die Pins mit Flussmittel und viel
Zinn. Es hilft, wenn man die Platine vorher etwas anwärmt, zB. auf einer
Herdplatte oder Bügeleisen...
> Was mich auch erstaunt, ist, dass die Leitungslänge gar nicht in die> Berechnung einfließt
Für den (Wellen)Widerstand nicht, für die Phase/Delay sehr wohl.
> Was bedeutet denn Zeven, bzw. Zodd?http://www.microwaves101.com/encyclopedia/evenodd.cfm
odd-mode wäre die diferretielle Betriebsart...
> Aber freilich geht das.
Danke für den Tip. Mal ausprobieren ;)
>> Was mich auch erstaunt, ist, dass die Leitungslänge gar nicht in die>> Berechnung einfließt> Für den (Wellen)Widerstand nicht, für die Phase/Delay sehr wohl.
Ok, zumindest der 2. Teil war mir klar :)
> http://www.microwaves101.com/encyclopedia/evenodd.cfm>> odd-mode wäre die diferretielle Betriebsart...
Merci! Bei den Mikrowellen-Brüdern war ich schon öfters, allerdings
werden mir auf deren Seiten eher meine Lücken in Englisch klar ... :(
Ok, wenn die differentielle Betriebsart meine wäre, muss dann Zodd auf
100 Ohm gebracht werden?
Anbei ein anderer Versuch.
Die Leiterbahnbreiten sind jetzt alles andere als breit.
Ist das sinnvoll so?
3fache Breite der Leiterbahn als Abstand - sinnvoll?
Hier gibt's die Basics mal auf Deutsch (leider fehlen viele Artikel, die
mir zumindest vom Titel her interessant erscheinen):
http://www.pb.izm.fhg.de/schulungssystemFKN/010_Grundlagen/050_Leiterplatten/hidden_Leiterplatten/Einfluss_der_Querschnitts_Geometrie_2.html
Deine Einstellungen sind jetzt falsch. Das Zdiff unten rechts muss 100
Ohm sein. So wie in deinem ersten Screenshot. Den Abstand macht man so
schmal wie sinnvoll möglich. Wie klein du werden kannst hängt von deiner
Leiterplattenfertigung ab. Zdiff ist 2*Zodd. Aber wie gesagt, schau auf
die Zahl bei Zdiff. Da brauchst du die 100 Ohm.
Ach ja und e_r ist bei 1GHZ und höher etwas kleiner als 4.5 .
Danke Helmut!
Habe gerade entdeckt, dass man die SW auch anders rechnen lassen kann ;)
Also nur Widerstand und Dämpfung eingeben und Schuss ...
Ist als Z dann der einfache (halbe) Abschlusswiderstand einzugeben?
Dann noch ne andere Frage:
Wenn ich 2 Treiber auf einen Pin führe, wobei jeweils nur einer aktiv
ist - oder auch wenn ich einen Pin an 2 Eingänge führe -
sollten die Leitungen dann auch als Stern (analog zu Vcc) oder lieber
als Bus geführt werden?
Willst du mich ärgern? :-)
Ich hab dir gesagt du sollst unten rechts in dem Fenster auf Zdiff
schauen. Da muss 100 Ohm stehen. Vergiss alle anderen Felder auf der
rechten Seite. Die sind tabu für dich.
Falls du zwei Empfänger in Reihe dran hast, dann darf natürlich nur der
letzte in der Kette den Abschlusswiderstand von 100 Ohm haben.
Allwerdings macht das kein Mensch bei 3Gbit. Da macht man Punkt zu
Punkt-Verbindung und gut ist. Wenn du zwei Empfänger anschließen musst,
dann nimm ein aktives Buffer-IC das einen Eingang aber zwei
differentielle Ausgänge hat.
> Willst du mich ärgern? :-)
Nichts liegt mir ferner!!!
Ich würde es nur gerne verstehen.
Ich habe 2 Wege zum Rechnen gefunden:
- die Werte auf der linken Seite eingeben und ausprobieren (Pfeil nach
rechts)
- Widerstand und Dämpfung rechts eingeben und Rest rechnen lassen (Pfeil
nach links)
Wenn ich 50 Ohm eingeben muss, um auf die 100 Ohm bei Zdiff zu kommen,
war einfach die Frage, ob es denn der einfache Leitungswiderstand ist
(im IC ist ja auch jede Leitung mit 50 Ohm abgeschlossen).
> Wenn du zwei Empfänger anschließen musst,> dann nimm ein aktives Buffer-IC das einen Eingang aber zwei> differentielle Ausgänge hat.
Hast Du mir da vielleicht einen Tip? Ich habe bislang nur ICs gefunden,
die anders herum arbeiten (also als Mux).
>Was mich auch erstaunt, ist, dass die Leitungslänge gar nicht in die>Berechnung einfließt - oder sie fließt ein und ich habe nicht kapiert>wie und wo :(
bei einem 50Ohm-Koaxkabel (um mal ein bekanntes Beispiel zu haben) ist
der Wellenwiderstand ja auch unabhängig von der Länge des Kabels - ob
50cm, oder 50m, das ist egal (hat ja nix mit ohmchen Widerstand zu tun)
Oups, sehe gerade, dass mein Beitrag von heute morgen wech is.
Da habe ich wohl nur die Vorschau angeschaut und vergessen, ihn
abzuschicken :(
Danke Helmut, für den Tip!
Sieht schon recht brauchbar aus.
Habe allerdings noch ne Frage zu
> Allwerdings macht das kein Mensch bei 3Gbit.
Ganz am Anfang des Datenblattes steht unter typischer Anwendungsfall ein
Bild, wo der IC an einer Backplane arbeitet. Bin mir jetzt nicht sicher,
ob ich Backplane richtig verstehe - für mich ist das ein Bus mit
mehreren Abgriffen.
Wenn der Treiber am Bus arbeiten kann/soll, warum ist es dann verkehrt,
wenn ich auf der Platine sowas machen möchte? Dort habe ich doch viel
kürzere Strecken und per Chipenable kann ich die Treiber so schalten,
dass immer nur einer aktiv ist. Gut, gibt sicher zusätzliche Reflexionen
an der Zusammenführung, aber wenn dort kein Strom fließt, dürften die
Auswirkungen doch eher marginal sein - oder irre ich mich da?
> bei einem 50Ohm-Koaxkabel (um mal ein bekanntes Beispiel zu haben) ist> der Wellenwiderstand ja auch unabhängig von der Länge des Kabels - ob> 50cm, oder 50m, das ist egal (hat ja nix mit ohmchen Widerstand zu tun)
Danke Jens, das muss einem dummen Menschen ja auch mal gesagt werden ;)
Ich habe zwar inzwischen viel gelesen, aber wie man sehen kann, längst
nicht alles verstanden :(
das mit dem Wellenwiderstand kann man sich ungefähr so vorstellen:
Einfach das Kabel als eine Kapazität vorstellen (C wird durch die
Geometrie Innenleiter zu Ausenleiter bestimmt). Allerdings ist das eine
verteilte Kapazität. Wenn Du jetzt am Eingang einen L/H-Flanke
draufgibst, dann sind die Spannungsverhältnisse entlang des Kabels ja
nicht sofort auf H. Die L/H-Flanke läuft jetzt mit Lichtgeschwindigkeit
das Kabel entlang (Verkürzungsfaktor ignorieren wir jetzt mal
geflissentlich), und "füllt" den durchlaufenen Teil mit dem H-Pegel auf.
D.h., es wird ein bestimmtes Delta-C pro Delta-t aufgeladen, und das
ergibt dann einen betimmten Strom. Und zwar solange, wie die Flanke noch
nicht am Ende angekommen ist. Verhältnis von Spannung (L-H-Differenz) zu
Strom nennt man Widerstand, und in dem Falle wäre das der
Wellenwiderstand. Ok - das Kabel hat ja noch eine Länge, was
Induktivität L bedeutet, was den Wellenwiderstand noch erhöht. Aber für
eine bildliche Vorstellung reicht erstmal die C-Komponente.
Was passiert, wenn das Kabel am Ende offen ist? Es kann eigentlich
nichts hinten wieder rausfließen, also bleibt alles im Kabel. Aber die
Info über den Zustand "Kabel voll" kommt nur mit Lichtgeschwindigkeit
zum Eingang zurück. Bis dahin wird das Kabel sozusagen weiter
vollgepumpt, während es hinten irgendwohin muß. Also haben wir mehr im
Kabel drin, als eigentlich reinpaßt. Dies äusert sich als überhöhte
Spannung, weil die Flanke, die am Ende ankam, nun wieder zurückkommt,
und sich dem Eingangspegel überlagert. Das nennt man nun Reflektion. Die
überhöhte Spannung ist sozusagen Ausdruck einer Energie, die zuviel im
Kabel ist.
Aber wie gesagt, das ist nur ein Gedankenspiel, wie man sich den
Wellenwiderstand vorstellen kann. Das liegt einfach nur an der
verteilten C und L, die zeitlich verteilt durchlaufen werden. Und C und
L hängen von der Geometrie des Kabels ab - also auch der
Wellenwiderstand.
Hey Jens,
Du suchst nicht zufällig nen Job beim WDR?
Die Erklärung ist SUPER!
Sogar die Reflexion kann so verstanden werden :)
Also ich finde, der Beitrag gehört ins Wiki!
Hallo Geronimo,
> 1. Habe ich ne Chance, die Platine mit eagle zu planen, sodass eine> halbwegs realistische Chance besteht, dass sie dann auch funktioniert?
Na sicher doch. Mit dem Adler wurden schon verrückte Sachen gemacht.
> 2. welche Genauigkeit soll bei den Bahnlängen angesetzt werden?
Hat HildeK schon gut erläutert. Ich denke, das sollte passen.
Dieser sollte auch wirklich strikt umgesetzt werden.
> 4. ... Kann ich mit Hausmitteln eine Testplatine erstellen, um zu sehen,> ob das Prinzip überhaupt funzt?
Ich fürchte Nein, es sei den du bist einigermaßen Professionell
ausgestattet. Dein Hauptproblem dürfte erstmal im Lagenaufbau liegen.
Wie hier schon richtig festgestellt wurde benötigst du eine
Impedanzkontrollierte Platine.LVDS benötigt 100 Ohm. Ich hab mal meinen
Solver grübeln lassen, siehe Anhang.
Mit diesem Wissen kannst du dich an deinen Lagenaufbau machen. Man kann
es mal mit 4 Lagen probieren, ich würde es aus Erfahrung nicht wagen,
besser sind hier 6 Lagen.
Wieso 6 Lagen ?
1. Weil du je Aussenlage eine Referenzlage (GND) benötigst.
Der Aufbau sollte symetrisch sein (sonst wird selbiger noch teurer)
2. Genauso wichtig ist deine Powerplanes. Diese sollten einen maximalen
Abstand zueinander von höchstens 100µm haben (besser sind natürlich
50µm, aber auch teurer)
Der Grund hierfür liegt in der Tatsache, das du kapazitive Planes
benötigst, weil du mit herkömmlichen Abblock Kondensatoren hier keine
großen Erfolge feiern kannst. Bei diesen Frequenzen dominiert nur noch
der Parasitäre Induktive Anteil der Kondensatoren - sie sind damit
leider sinnlos.
Bin auf die Gegenargumente gespannt ...
Hier mal ein Beispiel-Aufbau:
1. Kupfer 35µm Signallage 1
2. 180µm Prepreg (3x60µm Prepregs)
3 Kupfer 35 µm GND - Lage
4. 410 µm Kern (FR4)
5.Kupfer 35 µm GND - Lage
6. 100µm Prepreg
7. Kupfer 35 µm Vcc - Lage
8. 410 µm Kern (FR4)
9. Kupfer 35 µm GND - Lage
10. 180µm Prepreg (3x60µm Prepregs)
11. Kupfer 35µm Signallage 2
Macht zusammen etwa 1,5mm Platinenstärke. Was hier besonders stört sind
die 2 GND Lagen übereinander. Im Sinne einer symetrischen Platine
kommt man da nicht wirklich drumherum. Leider. Ein 6-Lagenaufbau ist aus
dieser Sicht ein Kompromiss.
Ich will dich nicht entmutigen, aber LVDS bei 3Gb sind nicht trivial.
Falls du es mit 4 Lagen probieren willst, stelle deine Erfahrungen hier
ins Forum, das wird die Leute mit Sicherheit interessieren. Achja,
probier es mit 2 Lagen garnicht erst aus, das wird nix.
Gruss Uwe
@ Helmut,
> Die Leitungsimpedanz hat nichts mit dem Stecker zu tun.
In Geronimos Fall sollte man entsprechende impedanzdefinierte Stecker
verwenden. Gibt es z.B. bei Samtec.
Es macht keinen Sinn, eine Platine Impedanzkontrolliert auszuführen, um
dann beim Billig-Stecker sich Reflexionen einzufangen. Das geht bei den
USB Verbindungen gerade noch gut (man denke nur an die furchtbare USB
Verkabelung vom Mainbaord zum externen USB Anschluss über einfache
Kabel),
bei LVDS hört der Spass aber auf.
Gruss Uwe
Hallo Uwe,
danke für Deine Ausführungen. Klingt aber eher ernüchternd, denn für
mich heißt die Aussage "6 Layer" zu machen, dass ich es nimmer mit eagle
machen kann.
Ich habe bislang nur die Freeware-Variante verwendet. Wäre auch bereit
gewesen in eine Non-profit zu "investieren" - aber da ist bei 4 Lagen
Schluss.
Selbst eagle-Standard erlaubt nur 4 Lagen, d.h. für 6 Lagen bräuchte ich
die Profi-Variante. Das sind adhoc schonmal 1K an Nebenkosten, ohne was
dafür zu "haben".
Wenn ich dann noch an die Kosten eines 6lagigen Prototypen denke und
daran, dass die erste Platine mit Sicherheit für die Tonne sein wird -
dann bedeutet das erstmal für mich "keine Chance".
Das ist zwar bitter, aber lieber jetzt, als wenn ich schon alles gekauft
hätte und dann wird es nix.
Das ganze ist Hobby, bzw. ungestillter Wissensdurst - und sollte auch
von den Kosten im Hobbybereich bleiben.
Deshalb nochmal vielen Dank für die realistische Einschätzung :)
Gruß Geronimo
Hallo Geronimo,
für eine "Profi" Platine geht tatsächlich nur was mit 6 Lagen, im
privaten Bereich kann man es schon mal in 4 Lagen probieren.
Das ganze hat auch was mit EMV zu tun, die mich bei meinen privaten
Basteleien nicht wirklich juckt ...
Eine Notalternative könnte darin bestehen, das Board sehr dünn zu
machen,
ca. 0,5-0,6mm. Da könnte man in 4 Lagen sein Glück probieren.
1. Kupfer 35µm Signallage 1
2. 180µm Prepreg (3x60µm Prepregs)
3 Kupfer 35 µm GND - Lage
4. 100µm Kern
5. Kupfer 35 µm Vcc - Lage
6. 180µm Prepreg (3x60µm Prepregs)
7. Kupfer 35µm Signallage 2
Zur Not kann man auch Vcc als Referenzlage (für d.Impedanzen) verwenden.
Der Aufbau ist natürlich kein "Standard-Aufbau", billig ist er immer
noch nicht, aber billiger wie 6 Lagen allemal.
Die Sache mit den Abblock Cs gilt auch hier, aber nur für den wirklich
schnellen Teil (deinen 3Gb Transceiver), der Rest sollte natürlich seine
Abblock Cs bekommen, insbesondere die Spannungsregler, hier dürfen die
nicht fehlen (manche fangen sonst mit schwingen an).
Aber trotzdem: Probier es aus mit 4 Lagen - zu unserem Hobby gehört auch
ein wenig Risiko-Bereitschaft !
Falls du es wagen solltest - stell dein Layout und Schematic hier ins
Forum, da können die Leute nochmal drüberschauen.
Gruss Uwe
Hallo Uwe,
danke für den Platinen Aufbau. Ich habe gelesen, dass es z.B. bei Leiton
spezielle HF-Kerne gibt. Macht das Sinn, so einen zu verwenden?
> Das ganze hat auch was mit EMV zu tun, die mich bei meinen privaten> Basteleien nicht wirklich juckt ...
Naja, wenn ich den HF-Teil in einen Blechkasten stecke, sollte die
Fraktion auch zufrieden gestellt werden können ;)
> Eine Notalternative könnte darin bestehen, das Board sehr dünn zu> machen, ca. 0,5-0,6mm. Da könnte man in 4 Lagen sein Glück probieren.
Naja, einen Prototypen zu vergeigen ist was anderes als 1k für ne
Software auszugeben, die man nur einmal wirklich braucht ...
Ansonsten reicht mir der freie Adler völlig aus. Ferner bin ich in eagle
schon fast zuhause. Wenn ich mich jetzt in gEda und gSchem einarbeiten
würde, könnte ich das nächste (Halb-)Jahr knicken. Auch nicht wirklich
der Brüller (ja, ich arbeite unter Linux).
> Die Sache mit den Abblock Cs gilt auch hier, aber nur für den wirklich> schnellen Teil (deinen 3Gb Transceiver), der Rest sollte natürlich seine> Abblock Cs bekommen, insbesondere die Spannungsregler, hier dürfen die> nicht fehlen (manche fangen sonst mit schwingen an).
Der HF-Teil lässt sich glücklicherweise ganz gut vom gemütlichen µC-Teil
trennen, sodass ich das ganze Projekt in 2 oder 3 einzelne Platinen
aufteile. Die Verbindung zwischen den Platinen mache ich mit
Wannensteckern und evtl. mit Flachbandkabel.
Welche Cs sollte ich der Spannungsversorgung spendieren?
Ich habe vor, die HF-Platine vom µC-Board aus zu speisen - also
Steuerdaten und Versorgungsspannung über Flachbandkabel.
Vielleicht mache ich auch eine Huckepackplatine draus, die außerhalb des
Blechkastens aufgesteckt wird.
> Falls du es wagen solltest - stell dein Layout und Schematic hier ins> Forum, da können die Leute nochmal drüberschauen.
Bin noch am Rechnen und Alternativen abwägen - schließlich soll es ja
nicht teurer als ein Fertigprodukt sein. Die ICs in der HF-Liga sind
nicht gerade leicht erhältlich und kosten auch ihr Geld.
Gruß Geronimo
Auch wenn es Klaus inzwischen egal sein sollte - bei den offiziellen
Stellen habe ich die "Demo" nicht gesehen und Crackware mag ich
zumindest bei diesem Produkt nicht haben. Da steckt noch zu viel
Sympathie unter der Haut.
Jo - zumal zumindest bei Eagle eine gecrackte Version zwar scheinbar zu
funktionieren scheint, aber sobald man seine Version updated, gibt's den
berüchtigten Error 239 (oder so ähnlich), der da besagt, daß die Datei
etwas hinüber ist (liest man zur Genüge in diesem Forum, wo naive
Eagle-User nach Rat fragen in dem Falle ;-)
Und ganz doof wird's, wenn man solch eine mit 'nem gecrackten Eagle
erstellte Platine zum Macher der Platine schickt - die wissen dann
bestimmt gleich bescheid ...#
Und noch doofer wird's, wenn man sich in dem Falle an den Support von
Cadsoft wendet, und denen erzählt, daß deren Software einen Bug hätte
...
Hallo,
habe jetzt meine Bauteile zusammen und bin soweit, dass ich das Projekt
angehen möchte.
Habe den Standard-Aufbau für Platinen mit 6 Lagen von Leiton
(http://leiton.de/formulare/Multi_6L_35_1,7mm_Standard.pdf) mit dem
Vorschlag von Uwe verglichen und komme mit dem Aufbau von Leiton auf
schmalere Leiterbahnen (also besser für mich).
Bezüglich der Lagenbelegung werde ich wohl nicht mit einer Lage für die
HF-Bahnen auskommen. Was haltet Ihr von folgender Belegung:
1. HF-Signale
2. GND
3. VCC
4. LF-Signale (fast DC)
5. GND
6. HF-Signale
Mit dem Standard-Aufbau von Leiton komme ich auf 9 Mil Bahnbreite und 17
Mil Abstand. Habe auch mal das HF-Material durchgerechnet - komme auf
nicht wirklich bessere Werte (epsilon 3,38 statt 4,3).
Im Anhang mal ein erster Versuch des Routings. 2 LVDS-Leitungen werden
AC-gekoppelt an den IC angebunden. Geht das so halbwegs, oder habt Ihr
Verbesserungsvorschläge?
Gruß Geronimo
Warum nicht die beiden oberen R's ebenfalls von rechts ranführen? Die
kreuzen sich zwar dadurch, aber das läßt sich ja mit einer
"Unterführung" unter einem R realisieren. HF-technisch sollte das
(hoffentlich) kein Problem machen, und die generell Länge der Strippen
läßt sich kurzhalten.
Nein. Die differnetiellen Leitungen sollte/muss man auch immer
differtentiell führen, sonst holt man sich Probleme an den Hals.
Der erste Versuch war dahin schlecht, als dass bei der oberen Anbindung
die SIgnale viel zu weit auseinander waren, nix mit differentiell. Diese
kunstvollen Schleifen zum vermeintlichen Längenausgleich würde ich eher
sparsam ensetzen, lieber etwas Differenz in den Leitungslängen (<2mm),
dafür aber saubere Leitungsführung. Stichwort gehäufte Kapazität.
Siehe Anhang.
Mfg
Falk
Vielleicht noch ein Kommentar zum Thema Längenausgleich.
Das wird IMO bisweilen arg akademisch übertrieben.
Mal als Orientierung. 3Gbit/s macht ~330ps/Bit, je nach Treiber
100..200ps Anstiegszeit. Laufzeit auf FR4 liegt bei ca. 200mm/ns bzw.
5ps/mm. Sprich, wenn ich 3mm Längenunterschied habe, sind das
unglaubliche 15ps, 8..16% der Anstiegszeit . Und drei mm sind schon
ziemlich viel.
Ich behaupte mal 1mm max. Differnz ist Luxus, 2mm OK, 3 gehen
wahrscheinlich auch noch.
MFG
Falk
hmm - da eigentlich der Wellenwiderstand zw. Strippe und Masse-Lage
gebildet wird, und nicht zw. den Strippen selbst, sollte eigentlich eine
symmetrische Platzierung der Strippen rel. unwichtig sein, solange die
Längen einigermaßen übereinstimmen.
@ Jens G. (jensig)
>hmm - da eigentlich der Wellenwiderstand zw. Strippe und Masse-Lage>gebildet wird, und nicht zw. den Strippen selbst,
Das stimmt bei differtentiellen Siganlen und den meisten Geometiren
nicht (ganz).
MFG
Falk
Moin zusammen,
@Falk
Danke für Deine Hinweise. Freut mich sehr, mal ein Statement von einem
Praktiker zu bekommen :)
Gönn Dir mal den Spaß und gurgle nach dem Stichwort "gehäufte Kapazität"
;)
@Jens
Wenn Du mal weiter oben die Bilder von Lena anschaust, wird dort die
Impedanz in Abhängigkeit vom Bahnabstand gerechnet. Ich weiß jetzt
nicht, ob ich die richtige Variante berechnet habe, aber der Einfluss
des Bahnabstandes lässt sich mit dem Proggy leicht aufzeigen.
> ach, das sind C's - naja ...
Du hast schon recht, normalerweise wird LVDS DC gekoppelt. Aber da die
Chips, die ich verwende mehrere Signalarten unterstützen, läuft auf der
Platine nicht reines LVDS, sondern eher Mischformen.
Meiner Ansicht nach das wichtigste ist, dass Ein- und Ausgänge der
Platine LVDS konform sind. ... ob dann zwischen den ICs LVPECL oder CML
läuft, ist mir relativ Banane.
Die Signalverbesserer wollen explizit AC gekoppelt werden ...
Gruß Geronimo
Hallo,
ich habe noch eine Frage zur Bahnführung.
Nach dem, was Lena mir für den 6-Lagen-Aufbau ausrechnet, bräuchte ich
9mil Bahnen, im Abstand von 17mil (die Pärchen untereinander benötigen
dann 51mil, was der gelben Hilfslinie entspricht).
Das haut bei den Pins der ICs natürlich nimmer hin.
Im beigefügten Bild habe ich 3 Pärchen geroutet.
Das mittlere ist von 2 Seiten eingeengt.
Ist das mit dem Knick so richtig, um möglichst bald auf den gewünschten
Abstand zu kommen, oder ist ein Knick schlechter als zu geringer
Abstand?
Wie mache ich das bei Bahnen, wo ich die Seite wechseln muss. Gibt es
Faustregeln für Vias, wie verhalten die sich gegenüber einem
Richtungswechsel oder einem Bauteil in der Bahn?
Hallo Helmut,
danke für die Nachfrage. Zuerst dachte ich, ich hätte mich vielleicht
verrechnet. Dann habe ich es mit 8mil durchgespielt und käme dann zwar
auf einen Abstand von 11mil - allerdings würde die Dämpfung von 30dB auf
24dB absinken.
Wenn ich mich recht entsinne, heißt in der Akustik 6dB Verdoppelung der
Lautstärke - also ne Menge Holz. "HiFi" liegt im Bereich von +- 3dB und
der Bereich ist schon hörbar.
Auf meinen Fall übertragen würde ich meinen, dass 6dB ne Menge Fehler
einstreut. Der Standard schreibt 30dB vor, also orientiere ich mich
lieber daran.
Ich kann leider nur die Faktoren berücksichtigen, die ich auch
quantifizieren kann. Das trifft auf die Fragen meines letzten Beitrages
nicht zu. Also kann ich an den Stellen nur raten :(
Geronimo schrieb:
> Hallo Helmut,>> danke für die Nachfrage. Zuerst dachte ich, ich hätte mich vielleicht> verrechnet. Dann habe ich es mit 8mil durchgespielt und käme dann zwar> auf einen Abstand von 11mil - allerdings würde die Dämpfung von 30dB auf> 24dB absinken.> Wenn ich mich recht entsinne, heißt in der Akustik 6dB Verdoppelung der> Lautstärke - also ne Menge Holz. "HiFi" liegt im Bereich von +- 3dB und> der Bereich ist schon hörbar.>> Auf meinen Fall übertragen würde ich meinen, dass 6dB ne Menge Fehler> einstreut. Der Standard schreibt 30dB vor, also orientiere ich mich> lieber daran.>> Ich kann leider nur die Faktoren berücksichtigen, die ich auch> quantifizieren kann. Das trifft auf die Fragen meines letzten Beitrages> nicht zu. Also kann ich an den Stellen nur raten :(
Was hast du denn da falsches gelernt?
Die Dämpfung nimmt mit dünnerer Leitung zu wegen Skin-Effekt.
Ob 8mil oder 9mil macht aber fast gar keinen Unterschied. Die Dämpfung
bei deinen 10cm Weglänge ist doch unter 1dB, egal ob 8mil oder 9mil.
> Was hast du denn da falsches gelernt?
Oh weh, mein gepflegtes Halbwissen ist aufgeflogen :D
Nee, mal im Ernst - ich habe mich diesmal auf nix gelerntes verlassen,
sondern einfach mit der Lena gespielt. Der Vorteil ist doch, dass ich in
beide Richtungen rechnen lassen kann.
Also gebe ich erstmal 50 Ohm und 30dB auf der rechten Seite ein und
lasse die Werte der linken Seite berechnen (Lena-left.png).
Anschließend habe ich die Bahnbreite auf 8mil reduziert und über
Verändern des Abstandes die 100 Ohm bei Zdiff wieder hergestellt
(Lena-right.png). Konkret kam ich auf die 100 Ohm bei Zdiff mit
w=0,204mm und s=0,255mm.
Wenn ich mit den Werten die rechte Seite ausrechnen lasse, erhalte ich
einen Wert von 24dB.
Soweit die Ergebnisse von Lena. Die Bewertung habe ich mir aus den
Fingern gesogen, bzw. auf meinen Bauch gehört.
Für mich gehören die 30dB zu einem Sollwert, genau wie die 100 Ohm bei
Zdiff.
Solange ich nicht mehr von der Materie weiß, gelten die Sollwerte als in
Stein gemeißelt. Wenn man weiß, wie sich die Parameter auf die
Signalqualität auswirken, kann man ja vom Standard abweichen - kein
Thema.
Spaßeshalber habe ich mal geschaut, was ein Oszi kostet, um in dem
Bereich messen zu können - also dafür stellt sich manch einer ne
Nobelkarosse in die Garage. Nicht das Richtige für einen Hobbyetat ;)
Nachtrag:
so wie ich das Gelesene verstanden habe, bezieht sich die Dämpfung nicht
auf die Lauflänge, sondern auf das gegenseitige Übersprechen der
differentiellen Leitungen - und somit auf den Abstand.
Ich denke, man kann davon ausgehen, dass mit sinkendem Abstand die
Übersprechung steigt.
Geronimo schrieb:
> Nachtrag:>> so wie ich das Gelesene verstanden habe, bezieht sich die Dämpfung nicht> auf die Lauflänge, sondern auf das gegenseitige Übersprechen der> differentiellen Leitungen - und somit auf den Abstand.> Ich denke, man kann davon ausgehen, dass mit sinkendem Abstand die> Übersprechung steigt.
In das Feld mit C gibst du gar nichts ein. Dieses Feld sagt nur wie gut
deine Leitungen differentiell gekoppelt sind. Kleine Zahl gleich besser
gekoppelt. Bei differentiellen Leitungen ferut man sich, wenn die besser
gekoppelt sind.
Für dich zählt nur die Zahl bei dB/m, wenn es um Dämpfung geht.
Hallo Geronimo,
konnte den Thread am WE leider nicht verfolgen.
> Was haltet Ihr von folgender Belegung:> 1. HF-Signale> 2. GND> 3. VCC> 4. LF-Signale (fast DC)> 5. GND> 6. HF-Signale
Jetzt bist du ja doch bei 6 Lagen angelangt ??
Prinzipiell ist der Aufbau ok - allein ich vermisse die kapazitive
Plane: 300µm hierfür sind zu gross im Abstand. Die kapazitive Wirkung
geht verloren. Naja, probier es aus, funktionieren dürfte es auf jeden
Fall,
ob aber die 3Gb Performance erreicht wird wage ich nicht abzuschätzen.
Deine Impedanzberechnung ist mir im Moment etwas unklar:
Der Parameter "ha" ist mir mit 100mm gänzlich unklar, was soll das sein
?
Gruss Uwe
Geronimo,
ohne die Lena jetzt getestet zu haben, aber wo wird in deinen
Screenshots der Abstand der Leitungen zu den Ground/Power Planes
einbezogen? Ich sehe da nur die Abmessungen der Strippen selber.
Dann steht bei der oberen Schicht "air" - habe ich das richtig gelesen?
Air wie Luft? Wäre eigentlich nicht der Fall für 6-Lagen-LP.
Jens G. schrieb:
> Geronimo,> ohne die Lena jetzt getestet zu haben, aber wo wird in deinen> Screenshots der Abstand der Leitungen zu den Ground/Power Planes> einbezogen? Ich sehe da nur die Abmessungen der Strippen selber.> Dann steht bei der oberen Schicht "air" - habe ich das richtig gelesen?> Air wie Luft? Wäre eigentlich nicht der Fall für 6-Lagen-LP.
Die Dicke des Dielektrikums ist der Parameter h(0,126mm) in dem
Dialogfenster.
Lena hat nur ein Modell mit Abschirmung(Gehäuse) oben drüber. Hat man
die nicht wie hier, dann gibt man da einfach eine große Zahl ein.
Lage 1 Signal
Dielektrikum
Lage 2 Masse
Die anderen Lagen werden nicht gebraucht um die Impedanz zu berechnen.
Hallo zusammen,
@Helmut S.
Da die Specs zu dem was ich vorhabe nicht öffentlich sind, muss ich mir
die Angaben, die ich benötige aus den Datenblättern der beteiligten
Komponenten zusammenpuzzlen.
Ich fand die Stelle auf die Schnelle nicht, aber ich bin mir sicher,
dass die 30dB als (Übersprech-)Dämpfung zwischen den differentiellen
Bahnen war.
Da der Wert von "C" direkt in den Abstand eingeht, bin ich davon
ausgegangen, dass ich dort meine Vorgabe eingeben muss.
Der Längenverlust darf max. 1 dB betragen - über die gesamte
Transportstrecke (also von Leitungstreiber zu Leitungstreiber, mit
Stecker, Kabel und Platinenverlusten).
Sobald ich die Stelle gefunden habe, werde ich das Zitat posten.
@Jens
In dem Screenshot sind in der Mitte 2 Microstrips eingezeichnet. Die
untere durchgezogene blaue Linie ist der Massebezug, die obere blaue
Linie z.B. ein Gehäuse aus Metall.
Bei den beiden Microstrips gibt es den Parameter "w" für die Breite
einer Bahn und den Parameter "s" für den Abstand der Bahnen.
Den Übergang zu Luft habe ich auch in einer 6-lagigen Platine, da ich
die HF-Signale in den äußersten Lagen route.
@Uwe
Ich habe bei Cadsoft nachgefragt, ob ich eine Freeware-Schaltplan mit
einem Professional-Board-Editor bearbeiten kann und ob das legal ist.
Habe für beide Punkte ein OK bekommen, d.h. damit wäre das
Investitionsvolumen nur noch halb so groß.
kapazitive Plane? Keinen Plan! Bitte erkläre Dich mir ;)
Die 300µ gibt es nur im alternativen Aufbau. Ich wollte eigentlich die
Standard-Variante nehmen, da ich dachte, dass die Deinem Vorschlag näher
käme.
> Naja, probier es aus, funktionieren dürfte es auf jeden Fall,> ob aber die 3Gb Performance erreicht wird wage ich nicht abzuschätzen.
Ne, ne! Wenn die 3 Gb nicht erreicht werden, dann funktioniert es auch
nicht. Ich habe kein Gaspedal, mit dem ich die Geschwindigkeit variieren
kann. Es gibt entweder Ruhe auf den Leitungen, oder Datenverkehr - und
der kommt nun mal mit 3Gbit/s.
Ob mir das passt oder nicht, spielt dabei überhaupt keine Rolle.
Deshalb frage ich hier ja. Für mich gibt es kein Ausprobieren mit
niederer Frequenz. Sonst würde ich das mit einer 2lagigen Platine machen
:)
Gruß Geronimo
>Den Übergang zu Luft habe ich auch in einer 6-lagigen Platine, da ich>die HF-Signale in den äußersten Lagen route.
Das war mir jetzt irgendwie entgangen - war immer davon ausgegangen, daß
die im Inneren liegen ... (nicht so genau auf den geplanten Lagenaufbau
geguckt :-(
@ Geronimo,
> kapazitive Plane? Keinen Plan! Bitte erkläre Dich mir ;)
Nun, die beiden Planes GND und Vcc bilden einen Plattenkondensator.
Dessen Kapazität ist umso höher, je näher sich die beiden kommen.
Wobei der eigentliche Vorteil weniger in der Kapazität als in der
niedrigen Induktivität und der niedrigen Impedanz, die bei einem
Powersystem garnicht klein genug sein kann, liegt.
Nach einigen Versuchen (auch bei uns in der Firma) kam man zum Schluss,
dass diese Planes bis zu einem Abstand von ca.100µm tatsächlich Wirkung
zeigen.
Mal ein zugegebenerweise extremes Beispiel:
Ich hatte vor kurzen ein ziemlich fetten Brocken von einer LP in der
Hand (weit über 20 Lagen), wo nicht ein einziger Abblock C drauf war
(unter anderen war hier ein über 1000 "Beiniger" FPGA verbaut,
inkl.dutzenden von Speicher ICs). Bei diesem Teil waren die
Anforderungen an die EMV und Signalintegrität recht derbe. Das Ding hat
bestens funktioniert !
Wenn dich das Thema interessiert, google mal nach "Leitterplatte 2010".
(Ich bin nicht so der "Erklär-Bär")
> Ne, ne! Wenn die 3 Gb nicht erreicht werden, dann funktioniert es auch> nicht.
Hm, dann wage ich eine Prognose: Weil sich die Physik um Standards oder
Wünsche nicht schert, wird es verdammt schwierig ...
> Ich habe kein Gaspedal, mit dem ich die Geschwindigkeit variieren> kann. Es gibt entweder Ruhe auf den Leitungen, oder Datenverkehr - und> der kommt nun mal mit 3Gbit/s.
Niemand sagt, das du deinen Transceiver mit voller Rate fahren musst,
das geht auch prima mit 1/4 oder weniger für den Anfang.
Fang erstmal klein an und schau was auf deinen Leitungen passiert oder
nicht. (ich hoffe, du hast so ein fettes Oszi in Reichweite, ohne ein
solches wird die Fehlersuche zum Albtraum !)
> Ob mir das passt oder nicht, spielt dabei überhaupt keine Rolle.
Aber warum so ungehalten ??
> Für mich gibt es kein Ausprobieren mit niederer Frequenz.
Du machst dir dein Leben schwerer als es Not tut. Gehe ruhiger an die
Sache.
Gruss Uwe
> Das war mir jetzt irgendwie entgangen - war immer davon ausgegangen, daß> die im Inneren liegen ...
Bin für alles offen. Der Fred zeigt doch, dass ich in der angepeilten
Liga keine Ahnung habe.
Also wenn ich schon einen Profiadler brauche, dann können wir ruhig auch
auf 8 Lagen erweitern - wenn es denn was bringt.
Ich habe so viele differentielle Leitungen, dass ich mit einer HF-Lage
nicht auskomme.
> Aber warum so ungehalten ??
Ich bin keineswegs ungehalten ;)
Bin ganz ruhig und entspannt - wenn meine Ausdrucksweise was anderes
vermuten lässt, dann tut mir das leid.
> Niemand sagt, das du deinen Transceiver mit voller Rate fahren musst,> das geht auch prima mit 1/4 oder weniger für den Anfang.> Fang erstmal klein an und schau was auf deinen Leitungen passiert oder> nicht. (ich hoffe, du hast so ein fettes Oszi in Reichweite, ohne ein> solches wird die Fehlersuche zum Albtraum !)
Hm, das würde stimmen, wenn ich die Daten selbst produzieren würde. Dann
könnte ich die Frequenz beliebig nach unten fahren - da hast Du völlig
recht.
Leider sieht meine Anwendung anders aus. Ich bin kwasi "man in the
middle", d.h. ich bekomme die Daten in der genannten Frequenz und mein
Abnehmer erwartet die Daten in besagter Frequenz. Ich habe auf keine der
beiden Seiten Einfluss.
Klar könnte ich selbst einen Sender und Empfänger bauen, die in
niedrigerer Frequenz funken - aber bei einem Fehler - habe ich gleich 3
Stellen, wo ich suchen muss. Auch nicht gerade besser.
... und nein, ich habe weder ein fettes noch sonstiges Oszi. Deshalb
lege ich soviel Wert darauf, dass ich Eure Tips auch verstehe. Nur über
Verständnis komme ich zum Ziel (wenn überhaupt ;) ) - bisher bin ich
jedenfalls ganz gut damit gefahren.
> Wenn dich das Thema interessiert, google mal nach "Leitterplatte 2010".> (Ich bin nicht so der "Erklär-Bär")
Klar interessiert mich das Thema. Ich könnte mir in der Ecke noch viele
Anwendungen vorstellen (die sind aber alle noch viel komplexer ...).
Deshalb muss ich erstmal die "einfache" Aufgabe stemmen.
Die Sonderausgabe ist sehr interessant. Mal sehen, ob es einen Weg gibt,
daran zu kommen. Ich hasse Seiten, die einen kostenlosen Beitrag
versprechen und dann kommt man nur daran, wenn man einer intensiven
Marktforschung zustimmt :(
Die angebliche online-Ausgabe geht nur über Flash - also für mich auch
nicht lesbar :(
Dir Uwe auf jeden Fall ein herzliches Dankeschön für den Suchbegriff.
Endlich mal eine Erklärung zu HF in Deutsch - ist ja schon extrem
selten.
Wünsche einen angenehmen Abend.
Gruß Geronimo
P.S. Der Nachtrag war unnötig ;)
Wir sind doch hier nicht beim Erbsenzählen!
Geronimo schrieb:
> Die Sonderausgabe ist sehr interessant. Mal sehen, ob es einen Weg gibt,> daran zu kommen. Ich hasse Seiten, die einen kostenlosen Beitrag> versprechen und dann kommt man nur daran, wenn man einer intensiven> Marktforschung zustimmt :(> Die angebliche online-Ausgabe geht nur über Flash - also für mich auch> nicht lesbar :(http://www.elektronikpraxis.vogel.de/fileserver/vogelonline/files/53618d/pdf/53-618_2007_deutsch.pdf
Kurzes Fazit aus dem (Anfang des) Artikel(s):
- erstmal Ernüchterung. Obwohl der Artikel von 60Gbit/s Übertragung
spricht, zeigt sich, dass die max. Einzel-Datenrate nur (!) 2,5 GBit/s
beträgt (das stellt mein Projekt natürlich in ein ganz anderes Licht).
- Längendifferenz bei differentiellen Bahnen:
Bis 1 Gbit/s dürfen die Bahnen max. 0,5 mm differieren, bei 2,5 Gbit/s
sollen 0,1 mm nicht überschritten werden.
- Vias sind symmetrisch auszuführen und von GND-Vias zu begleiten.
- Abstände zwischen unterschiedlichen differentiellen oder anderen
Bahnen sollen das 5fache des Innenabstandes übersteigen.
- das Füllen der Freiräume mit Masseflächen in den HF-Lagen wirkt
impedanzändernd und soll unterlassen werden.
(wird fortgesetzt ;) )
Gruß Geronimo
@ Geronimo (Gast)
>- Längendifferenz bei differentiellen Bahnen:>Bis 1 Gbit/s dürfen die Bahnen max. 0,5 mm differieren, bei 2,5 Gbit/s>sollen 0,1 mm nicht überschritten werden.
Das sind akademische Forderungen für Vollkaskobausparer. Real kann man
sich einiges mehr leisten. Siehe meine Rechnung oben.
MFG
Falk
Moin Geronimo,
> Also wenn ich schon einen Profiadler brauche, dann können wir ruhig auch> auf 8 Lagen erweitern - wenn es denn was bringt.
Abgesehen von einem etwas tieferen Loch in deiner Geldbörse bringt es
Platz zum Routen -> wenn du mit je einer Vcc und einer GND Plane als
Spannungsversorgung hinkommst hast du immerhin 4 Signallagen. Jede davon
"sieht" eine GND Plane. Ausserdem benötigt der Längenausgleich ja auch
einiges an Platz und den hast du jetzt mit den 2 Signal-Innenlagen.
> Ich habe so viele differentielle Leitungen, dass ich mit einer HF-Lage> nicht auskomme.
Oha, wieviel hast du denn zu routen ? Irgendwelche BGAs auf deiner
Platine ?
@ Falk:
> Das sind akademische Forderungen für Vollkaskobausparer. Real kann man> sich einiges mehr leisten. Siehe meine Rechnung oben.
Rein aus Layouter-Sicht stimme ich dir voll zu. Was ich allerdings nicht
weiß, ob bei dieser Vorgabe nicht noch irgendwelche Chipinternas eine
Rolle spielen.
Wenn ich so eine Vorgabe vom Kunden bekomme, muss ich (wie auch immer
man darüber denken mag) diese als Layouter auch umsetzen. 0,1mm hört
sich natürlich heftig an, in der Praxis ist die Realisierung jedoch
nicht so schlimm wie man denkt. Zumindest nicht, wenn einem das
CAD-System hierbei ein wenig unter in die Arme greift (Längenmonitor
nennt sichs bei meinem).
Ich sags mal so: wenn ich sowas ohne Kopfstände machen zu müssen
umsetzen kann, dann mach ichs. Ansonsten kann ich auch mit 1-2mm
Längenunterschied leben.
Gruss Uwe
>Das sind akademische Forderungen für Vollkaskobausparer. Real kann man>sich einiges mehr leisten. Siehe meine Rechnung oben.
Denke ich auch, daß 1Promille Genauigkeit etwas übertrieben ist
> Das sind akademische Forderungen für Vollkaskobausparer. Real kann man> sich einiges mehr leisten. Siehe meine Rechnung oben.
Hm, das mag wohl stimmen.
Ich habe den Artikel, bzw. die Forderungen dahingehend verstanden, dass
die Forderung der Längendifferenz nicht von der Frequenz, sondern von
der Flankensteilheit kam.
Bei meinen Leitungstreibern liegt tF/tR kleiner 60ps - schätze, das ist
so ähnlich wie bei einem Atmega. Dort passt tF/tR auch nicht unbedingt
zur Taktfrequenz.
Zur Praxis mit eagle kann ich nur sagen, dass es relativ einfach war,
auf 0,1mm Genauigkeit den Längenausgleich herzustellen (was natürlich
nur heißt, dass die erste Nachkommastelle gleich war).
> Abgesehen von einem etwas tieferen Loch in deiner Geldbörse bringt es> Platz zum Routen
Lass es mich mal so formulieren: die Schwelle, in einen Profiadler zu
investieren und einen/mehrere Prototypen in Auftrag zu geben ist schon
eine heftige Schwelle. Da spielt der Unterschied zwischen 6 oder 8 Lagen
kaum noch eine Rolle. Wenn also mit 8 Lagen die Chancen auf Erfolg
größer sind, warum nicht.
Jetzt muss ich erstmal den Artikel fertig lesen und verdauen und mit dem
freien Adler kann ich ja schon mal die Signal-Lagen routen üben ;)
Dann geht es mir später schneller von der Hand.
> Oha, wieviel hast du denn zu routen ? Irgendwelche BGAs auf deiner> Platine ?
Nöö - mir reichen schon die ekelhaften MLF mit Thermal. Über den Daumen
gepeilt habe ich ca. 20-30 LVDS-Pärchen zu routen, teilweise überkreuz,
das wird schon ganz von alleine haarig. Da brauch ich nicht noch ein
BGA.
> Ich sags mal so: wenn ich sowas ohne Kopfstände machen zu müssen> umsetzen kann, dann mach ichs. Ansonsten kann ich auch mit 1-2mm> Längenunterschied leben.
Das unterschreibe ich unbesehen. Ich denke, die Zeit der Kompromisse
kommt ganz von alleine. Da kann man am Anfang ruhig etwas exakter
arbeiten - insbesondere wenn es sich so leicht bewerkstelligen läßt.
Was ich interessant fand - ein Tag Pärchen in eagle routen und das Auge
findet von alleine die Längenunterschiede. Das klappt schon ganz gut ;)
Auf jeden Fall habe ich soviel schon vom Artikel mitgenommen, dass man
sich mehr Gedanken um den Platinenaufbau machen sollte.
Gruß Geronimo
@ Geronimo (Gast)
>die Forderung der Längendifferenz nicht von der Frequenz, sondern von>der Flankensteilheit kam.
Logisch, siehe Wellenwiderstand.
>Bei meinen Leitungstreibern liegt tF/tR kleiner 60ps - schätze, das ist>so ähnlich wie bei einem Atmega.
Deine AVRs haben 60ps Anstiegszeit an den IOs? RESPEKT! ;-)
>Zur Praxis mit eagle kann ich nur sagen, dass es relativ einfach war,>auf 0,1mm Genauigkeit den Längenausgleich herzustellen (was natürlich>nur heißt, dass die erste Nachkommastelle gleich war).
Es geht nicht darum, ob das ein CAD-Programm so supertollgenau anzeigen
und hinbiegen kann. Das kann sogar Eagle ;-)
Das Problem ist das legen von Schlangenlinien mit einer der beiden
Leitungen. Das kann mal fix kontraproduktiv werden,
Stichwort (nein, nicht gehäufte Kapazität) sondern schon neudeutsch
lumped capacitance.
http://www.sigcon.com/Pubs/news/1_7.htmhttp://www.sigcon.com/Pubs/edn/SkewedLayout.htmhttp://www.sigcon.com/Pubs/edn/BuyingTime.htm
MFG
Falk
> Deine AVRs haben 60ps Anstiegszeit an den IOs? RESPEKT! ;-)
4 2 beide verstehen uns :D
> Das Problem ist das legen von Schlangenlinien mit einer der beiden> Leitungen. Das kann mal fix kontraproduktiv werden,> Stichwort (nein, nicht gehäufte Kapazität) sondern schon neudeutsch> lumped capacitance.Lach - ich habe Dich schon beim ersten Mal verstanden. Allerdings
dachte ich, mein Halbwissen könne eine Auffrischung vertragen. Deshalb
suchte ich nach einem geeigneten Grundlagenartikel oder so ...
Danke auch für die Leselinks!
Auch wenn der 2. Link eher Kindergarten ist, zeigt er doch auf, wie
einfach es ist, Laufzeitunterschiede zu minimieren. Es stimmt halt doch,
dass ein Großteil der Qualität über die Bauteilplatzierung erreicht
wird.
... und es zeigt auch wieder auf, dass manches so einfach ist, dass man
garnicht daran denkt. Bei mir hat es auch ein paar Versuche gedauert,
bis mir die Zusammenhänge klar waren (vor dem Lesen des Artikels).
Worin sich beide Autoren einig sind: man soll Laufzeitunterschiede
möglichst nah an der Störung ausgleichen, da sich die Leitungen ja
selbst stabilisieren.
Wie hältst Du es mit der Auslegung von differentiellen Bahnen?
Welche Übersprechdämpfung strebst Du an, oder nach welchen
Gesichtspunkten ermittelst Du Deinen Pärchenabstand?
Macht es Sinn, die HF-Signallagen aus 15µ Cu machen zu lassen (wg.
Skineffekt o.ä.)?
Bei Leiton (generell?) sind prepregs 63µ dick. Wie sieht es denn mit
anderen Dicken aus? Lässt sich die Dicke rel. kostenneutral variieren
(z.B. 50µ oder 70µ), oder bedeutet eine Abweichung von den 63µ gleich
goldener Wasserhahn?
Gruß Geronimo
@ Geronimo (Gast)
>Wie hältst Du es mit der Auslegung von differentiellen Bahnen?>Welche Übersprechdämpfung strebst Du an, oder nach welchen>Gesichtspunkten ermittelst Du Deinen Pärchenabstand?
Kann ich dir auch nicht im Detail sagen, denn das mach ich (leider) auch
eher selten.
Der Pi mal Daumen Faktor spielt da auch eine recht grosse Rolle 8-0.
>Macht es Sinn, die HF-Signallagen aus 15µ Cu machen zu lassen (wg.>Skineffekt o.ä.)?
AFAIK nein. Das "überschüssig" dicke Kupfer tut dort nicht weh und ist
auch keine "Verschwendung".
>Bei Leiton (generell?) sind prepregs 63µ dick. Wie sieht es denn mit>anderen Dicken aus? Lässt sich die Dicke rel. kostenneutral variieren>(z.B. 50µ oder 70µ), oder bedeutet eine Abweichung von den 63µ gleich>goldener Wasserhahn?
Keine Anhnung. Ich würde erstmal alles möglichst mit Standardprozessen
und Geometrien machen. Wenn es dann WIRKLICH nicht geht muss man wieder
drüber nachdenken.
MFG
Falk
> Macht es Sinn, die HF-Signallagen aus 15µ Cu machen zu lassen (wg.> Skineffekt o.ä.)?>> AFAIK nein. Das "überschüssig" dicke Kupfer tut dort nicht weh und ist>> auch keine "Verschwendung".
a la Radio Eriwan: Kommt drauf an.
17µm Cu als Basiskupfer sind bis Strukturen von 100µm ok. Werden die
Strukturen kleiner, so muss auch das Basiskupfer dünner werden (zum
Bleistift 12µm od. 9µm). Hier muss einerseits ein bestimmtes Verhältnis
Höhe zur Breite eingehalten werden, um mech.Stabilität der LBs zu
gewährleisten, andererseits muss man die zwangsläufig enstehenden
Ätzflanken (Über- und Unterätzung) berücksichtigen. Gerade bei
Impedanzen ein wichtiges Thema, und vor allem dann, wenn die LBs sehr
dünn sind.
In dem Sinne ist es zwar keine Verschwendung, aber es kann "Schmerzen"
im Sinne von z.B. Kurzschlüssen verursachen.
>Wie hältst Du es mit der Auslegung von differentiellen Bahnen?>Welche Übersprechdämpfung strebst Du an, oder nach welchen>Gesichtspunkten ermittelst Du Deinen Pärchenabstand?
Allgemein ist die Dämpfung breiterer LBs geringer als bei schmalen.
Also, so breit wie möglich. Orientierungspunkt hier ist die schmalste
Stelle, d.h. bei einem BGA z.B. der Platz zwischen 2 Pins.
Beim Pärchenabstand gilt: umso näher sich die beiden kommen, umso besser
ist die Kopplung der beiden (nennt sich glaube ich Kopplungsfaktor).
Das hat an dieser Stelle nix mit Crosstalk zu tun, nicht verwechseln.
Zusammenfassend könnte man sagen, die LBs so dick wie möglich und so eng
aneinander wie möglich. Das ganze hängt stark von den verwendeten
Geometrien der Komponenten, der Anzahl zu routender Signale, dem Platz
innerhalb einer Lage und deren Anzahl ab, und darf jedes mal aufs neue
ermittelt werden.
Gruss Uwe
> Ich würde erstmal alles möglichst mit Standardprozessen und Geometrien> machen.
Yo. Ich habe mal eine Anfrage für einen individuellen Lagenaufbau
gestartet. Mal sehen, welch ein Faktor rauskommt.
> 17µm Cu als Basiskupfer sind bis Strukturen von 100µm ok.
Nun - inzwischen weiß ich, dass das offenbar nicht jeder drauf hat.
Manche machen eben nur ab 35µ ...
> Hier muss einerseits ein bestimmtes Verhältnis Höhe zur Breite> eingehalten werden, um mech.Stabilität der LBs zu gewährleisten,> andererseits muss man die zwangsläufig enstehenden Ätzflanken (Über- und> Unterätzung) berücksichtigen.
Hm, das leuchtet ein. Hast Du da eine Faustregel, bzw. einen Faktor, an
dem man sich orientieren kann?
> In dem Sinne ist es zwar keine Verschwendung, aber es kann "Schmerzen"> im Sinne von z.B. Kurzschlüssen verursachen.
Hm, das verstehe ich jetzt nicht. Was hat die Dicke mit einem möglichen
Kurzschluss zu tun? Ein Kurzer entsteht doch, wenn nicht richtig
belichtet wurde oder sonst in der Produktion was schief geht. Standard
ist das doch nicht - oder?
> Zusammenfassend könnte man sagen, die LBs so dick wie möglich und so eng> aneinander wie möglich. Das ganze hängt stark von den verwendeten> Geometrien der Komponenten, der Anzahl zu routender Signale, dem Platz> innerhalb einer Lage und deren Anzahl ab, und darf jedes mal aufs neue> ermittelt werden.
Na bravo! Das klingt weder erbaulich noch reproduzierbar =8(
Zwei Punkte sind mir noch an dem Beitrag Platine2010 aufgefallen:
1. Zitat:
> der stabilste Zustand ist die Störung - oder hat schon mal jemand eine> Störung abstürzen sehen?
2. Ein Bug im FPGA führte dazu, dass identische Messungen an
unterschiedlichen Tagen zu unterschiedlichen Ergebnissen führten ;)
Dann habe ich gerade zwei nette Übersichten entdeckt, die vielleicht für
evtl. Mitleser interessant sein könnten (gab's bei Ilfa, die auch bei
Platine2010 mit dabei sind).
Gruß Geronimo
> 17µm Cu als Basiskupfer sind bis Strukturen von 100µm ok.>> Nun - inzwischen weiß ich, dass das offenbar nicht jeder drauf hat.>> Manche machen eben nur ab 35µ ...
Ich denke, das täuscht. Die 35µm sind eher die Enddicke des Cu. Wenn du
eine DK-Platine mit 35µm hast, sind da in der Regel 17µm Basis Cu drauf
plus ca. 20-25µm Galvanikkupfer (andere nennen es Aufbaukupfer oder
Nachverstärkung, gemeint ist das Kupfer, welches beim Durchkontaktieren
der Platine mit draufkommt). Insofern beträgt die Cu-Enddicke real eher
40-42µm. Frag mal nach, wieviel Cu bei deinem LP-Hersteller draufkommt.
Ist auch für deine Impedanzberechnung wichtig, da hier die Cu-Stärke in
die Rechnung einfliesst (wenn auch nur gering).
> Hier muss einerseits ein bestimmtes Verhältnis Höhe zur Breite ...>> Hast Du da eine Faustregel, bzw. einen Faktor, an dem man sich>> orientieren kann?
Eine Faustregel gibt es wohl nicht, ist eher eine Erfahrungssache der
Fertigung. Es gibt aber dazu Vorgaben seitens des LP-Herstellers, hier
solltest du ebenfalls mal nachfragen. Hierbei ist es wichtig, seine
Geometrien der LBs zu kennen, Stichwort Impedanzberechnung. Oder
zumindest sollte man schon wissen, welche minimalen Abstände und
Leiterzugbreiten vorkommen werden.
> ... im Sinne von z.B. Kurzschlüssen verursachen.>> Hm, das verstehe ich jetzt nicht. Was hat die Dicke mit einem möglichen>> Kurzschluss zu tun? Ein Kurzer entsteht doch, wenn nicht richtig>> belichtet wurde oder sonst in der Produktion was schief geht.
Kurzschlüsse können auftreten, wenn die LB zu stark unterätzt werden,
die können dann regelrecht umkippen (beim Handling in der Fertigung),
klingt komisch - ist aber so :-)
Sie lösen sich dann vom Laminat und legen sich dann gern quer über die
Leiterzüge. Es können also Kurzschlüsse und Unterbrechungen auftreten.
Die Platte ist dann i.d.R. Schrott.
>> Standard ist das doch nicht - oder?
Nein, Fehler sind kein Standard.
> Na bravo! Das klingt weder erbaulich noch reproduzierbar =8(
Das versteh ich jetzt nicht. Wo ist das Problem ???
Gruss Uwe
Nachtrag:
> Hier muss einerseits ein bestimmtes Verhältnis Höhe zur Breite ...>> Hast Du da eine Faustregel, bzw. einen Faktor, an dem man sich>> orientieren kann?
Streng genommen ist das einhalten dieses Verhältnisses eher für die
Fertigung/ CAM interessant. Du als Layouter musst dich da nicht direkt
drum kümmern. Wichtig ist nur, das du beim Lagenaufbau dir dieser Sache
bewußt bist. Man kann eben nicht jede beliebige Leiterzugbreite auf jede
beliebige Cu-Stärke anwenden.
Vielleicht ein Beispiel zur Verdeutlichung: du hast 50µm breite
Leiterzüge und willst diese mit 70µm Cu-Stärke verlegen. Dann ist der
Leiterzug höher als breit und damit mech. nicht mehr stabil. (Hierbei
hab ich die unterätzung mal aussen vor gelassen). Wenn dir dieses
Beispiel zu sehr an den Haaren herbeigezogen erscheint: Es gibt auch
Anwendungen mit Dickkupfer, hier lassen sich Cu-Stärken bis 0.5mm
erzielen (ohne zusätzliche Cu-Platten o.ä.) Versuch dir mal ein Bild
davon zu machen, wie hier eine 200µm breite LB im Querschnitt aussieht
...
Gruss Uwe
Hallo,
die angehängte Grafik stammt aus
http://www.ilfa.de/download/C/pb-id=wd568c1d75b7a7b43632d52cabe12bcd07a8624a4dci8/407/HDI-Leiterplatten.pdf
Muss sagen, ich war ziemlich geschockt, als ich das sah.
Bislang konnte ich übereinstimmend lesen, dass man rechte Winkel in
Bahnen vermeiden soll - und jetzt sowas?!?
Gelten bei HF andere Regeln, oder kann mir jemand das erklären?
Ich würde es ja einsehen, wenn der Platz für gebrochene Ecken nicht da
wäre ...
Gruß Geronimo
Simon K. schrieb:
> Soweit ich weiß sind Reflexionen ein Problem bei HF und 90° Winkeln. Zu> der Platine: Man muss sich ja nicht immer an anderen Leuten orientieren> ;)
Volle Zustimmung. Auch in Publikationen wird manchmal geschludert.
Eigentlich wollten die dort ja nur zeigen, dass sie 3mil Bahnen können.
Auf Außenlagen würde ich das aber nie machen, da dort die Leiterbahnen
durch das "Aufkupfern" sehr dick(40u und mehr) werden.
Ich empfehle bei 3Gbit 45° "Ecken".
Bei 10Gbit würde ich dann nur noch gerundete Richtungswechsel machen.
> Auf Außenlagen würde ich das aber nie machen, da dort die Leiterbahnen> durch das "Aufkupfern" sehr dick(40u und mehr) werden.
Dann nimmt man auch dünneres Basis Kupfer von z.B. 9µm oder 12µm,
zusammen mit der Aufkupferung komme ich dann etwas auf rund 34µm - 37µm
Endkupferstärke.
Gruss Uwe
Hallo,
> Soweit ich weiß sind Reflexionen ein Problem bei HF und 90° Winkeln.
Auf dem Stand war mein Halbwissen auch ;)
> Zu der Platine: Man muss sich ja nicht immer an anderen Leuten orientieren ;)
Hm, ich bin einfach davon ausgegangen, dass ein Platinen-Produzent nicht
ausstellt, was machbar ist, sondern auch was irgendeinen Sinn ergibt ...
(Da habe ich wohl wieder etwas zuviel erwartet :( )
> Ich empfehle bei 3Gbit 45° "Ecken".
Yepp! Das habe ich bisher auch so bei meinen selbstproduzierten
Platinchens gehalten.
> Bei 10Gbit würde ich dann nur noch gerundete Richtungswechsel machen.
Ok, werde das mal im Hinterkopf behalten :)
> Dann nimmt man auch dünneres Basis Kupfer von z.B. 9µm oder 12µm,> zusammen mit der Aufkupferung komme ich dann etwas auf rund 34µm - 37µm> Endkupferstärke.
Die Aufkupferung erfolgt doch galvanisch. Wird das vor dem "Ätzen"
galvanisiert, oder muss man diese Aufkupferung bei seinen Bahnbreiten
berücksichtigen (wenn nach dem Ätzen galvanisiert würde, würden sich ja
alle 3 Dimensionen verändern)?
So, habe die HF-Bahnen mal geroutet. Könntet Ihr bitte mal kritisch
drüber schauen? Laut eagle-ulp haben die Bahnen max. 5µ
Lauflängen-Unterschied (wie die Genauigkeit der ULP-Anzeige zu bewerten
ist, lasse ich mal außen vor).
Habe versucht, gehäufte Kapazitäten zu vermeiden und ...
Naja - Ihr seht es ja. Freu mich auf Eure Kommentare.
(Ich habe die Auflösung extra etwas feiner gemacht, damit man auch was
erkennen kann - hoffe das ist ok).
Gruß Geronimo
leider kenne ich mich mit dem LVDS-Zeugs praktisch gar nicht aus, und
ich weis nicht, was da überhaupt für IC's auf deine Platine kommen. Aber
kommt es bei den beiden differentiellen Leitungen auf die Polarität an
allen Ecken und Enden an? Falls die 8 kleinen IC's nur eine Art Treiber
wären, dürfte doch die Polarität egal sein. Also würde ich unten beim
großen IC keine Leitungen kreuzen (die blauen), und oben bei den Pads
brauchste dann auch nicht kreuzen. Somit gleichen sich beide Änderungen
bezüglich Polarität wieder aus (nur die 8 kleinen IC's sehen dann
verkehrte Welt, was bei reinen Treibern kein Problem sein sollte nach
meinem Verständnis)
Hallo
ich hab zwar null plan von hf, aber wenn du die Stecker oben um 180
drehst, und von links und rechts anschlägst, das eine paar von links,
das andere von rechts, mustest du dir den knoten under den Cs oder Rs
sparen können.
ps. das hat aber nicht zufälliger weise etwas mit sata zu tun? den dafür
hab ich im internet von einem Peter Yu-Chen Chen eine SATA interface PCB
Layout Recommendations Checklist gefunden, ggf könnte die helfen.
Hallo zusammen,
herzlichen Dank für Eure Kommentare.
@Jens
Die Polarität spielt in sofern eine Rolle, als dass eine Vollduplex
LVDS-Verbindung 2 Pärchen mit entgegengesetzter Richtung braucht (im
seriellen Terminus TX und RX), insofern kann nicht einfach getauscht
werden.
Die gekreuzten Leitungen sind ein Zugeständnis an mein Hobbybudget. Für
mich ist es ein großer Unterschied, ob ich x-mal knapp 2 Öre oder 20
Teuronen berappen muss. Deshalb entschied ich mich für ICs von 2
verschiedenen Herstellern.
@Michael
> ich hab zwar null plan von hf, aber wenn du die Stecker oben um 180> drehst, und von links und rechts anschlägst, das eine paar von links,> das andere von rechts, mustest du dir den knoten under den Cs oder Rs> sparen können.
Lach - das war auch mein erster Ansatz.
Aber zum einen reicht mein Platz dann nimmer aus, zum anderen las ich in
einer HF-Empfehlung, dass man die Pins alle von der gleichen Seite
anfahren soll, selbst die Power-Pins (hat was mit Störungsausbreitung zu
tun). Naja, das hat mich zum Umdenken veranlasst.
Danke auch für den Tip von Peter Yu-Chen Chen :)
Das gleiche Document gibt es auch für HDMI - und so denke ich, dass es
für alle Anwendungen passt, die sich in dem Geschwindigkeitsbereich
tummeln. Bei der Suche fand ich noch ein interessantes Document von
Intel, in dem die Bahnen meinen recht ähnlich sahen :)
Ansonsten fand ich aber bei seinen Empfehlungen keinen Punkt, gegen den
ich jetzt gravierend verstoßen hätte. Sehr gut fand ich mal absolute
Werte zu erhalten, die mir bei der Platinenwahl helfen.
@Falk
Dein Vorschlag war das erste, was ich ausprobiert habe. Dann erhielt ich
aber Längenunterschiede über 3 mm (!) und das hielt ich für nicht
akzeptabel. Gut, Peter Yu-Chen Chen schreibt auch von einer max.
Längendifferenz von 150 mils, was ja Deinen 3 mm entspricht - vielleicht
muss ich da nochmal ran.
Was mich beeinflusst hat:
Ich habe bei einer (Mess-)Anleitung eines Scope-Herstellers zu
differentiellen Leitungen gelesen, dass wenn man nur eine der
differentiellen Leitungen mit dem gewünschten Signal beaufschlagt, dass
in dem anderen Zwilling genau das negierte Signal messbar ist.
Insofern unterstützt die Nähe der beiden Leitungen das differentielle
Signal.
Wenn ich mir dann aber die Signalplots in den Datenblättern anschaue,
dann wird mir klar, warum aus dem Rechteck ein Ei wird. Die
Längenunterschiede führen zu einer Vermanschung des Signals.
Also habe ich mir gesagt, ich muss bei einer langen Leitung die
Lauflängenkorrektur an den Anfang (mit etwas größerem Abstand) legen,
dann stabilisiert sich das Signal.
Weiß nicht, ob meine Gedanken in die richtige Richtung gingen. Das muss
sich zeigen.
Gruß Geronimo
>> Dann nimmt man auch dünneres Basis Kupfer von z.B. 9µm oder 12µm,>> zusammen mit der Aufkupferung komme ich dann etwas auf rund 34µm - 37µm>> Endkupferstärke.> Die Aufkupferung erfolgt doch galvanisch. Wird das vor dem "Ätzen"> galvanisiert, oder muss man diese Aufkupferung bei seinen Bahnbreiten> berücksichtigen (wenn nach dem Ätzen galvanisiert würde, würden sich ja> alle 3 Dimensionen verändern)?
Die Reihenfolge in der Fertigung ist in etwa: Bohren, Kontaktieren
(Aufkupferung), Ätzen. CAM verbreitert deine LBs, um Ätzverluste zu
kompensieren. D.h. du als Layouter musst dich darum NICHT kümmern.
Du gibst dem LP-Hersteller deine Vorgaben (in Form von Gerber-Daten),
und um den Rest kümmert er sich.
> Also habe ich mir gesagt, ich muss bei einer langen Leitung die> Lauflängenkorrektur an den Anfang (mit etwas größerem Abstand) legen,> dann stabilisiert sich das Signal.
Ich zitier mal einen älteres Posting von dir:
> ... man soll Laufzeitunterschiede möglichst nah an der Störung> ausgleichen, da sich die Leitungen ja selbst stabilisieren.
Die letzte Variante gefällt mir besser.
Zum deinem Layout: Der Vorschlag von Falk gefällt mir bedeutend besser,
da die Signale einfach "paralleler" (symetrischer) verlaufen. Wenn du
keinen Platz hast, dann rate ich dir in den sauren Apfel zu beissen und
einen Lagenwechsel zu machen um die Schleifen zu verkleinern/ vermeiden
(siehe Anhang)
Apropos Lagenwechsel: setze in die Nähe deiner Lagenwechsel GND Stitch
Vias. An diesen Stellen hast du einen Wechsel der Referenzlagen (das
Signal auf Top referenziert auf die Innenlage 2 und das Signal auf
Bottom referenziert auf die letzte GND-Innenlage).
Hast du schon einen konkreten Lagenaufbau ?
Das sollte VOR DEM ROUTING feststehen !
Gruss Uwe
@ Geronimo
Ich meinte nicht, die Pärchen miteinander zu tauschen, sondern die zwei
Leiter des jeweils rechten Pärchens (von den 8 Teilen) unten am großen
IC, und oben bei den Steckern miteinander zu tauschen.
> Ich meinte nicht, die Pärchen miteinander zu tauschen, sondern die zwei> Leiter des jeweils rechten Pärchens (von den 8 Teilen) unten am großen> IC, und oben bei den Steckern miteinander zu tauschen.
Inwieweit das geht, bzw. zulässig ist, kann ich nicht beurteilen. So wie
ich das sehe, haben die differentiellen Leitungen das gleiche Signal,
jeweils um eine halbe Periode versetzt. Wer jetzt für den Versatz
zuständig ist, weiß ich nicht. Ebensowenig weiß ich, wie die
Signalverbesserung da eingreift.
Vielleicht kann den Punkt ja mal jemand kommentieren, der sich mit
differentiellen ICs auskennt?!?
> dann rate ich dir in den sauren Apfel zu beissen und> einen Lagenwechsel zu machen um die Schleifen zu verkleinern/ vermeiden> (siehe Anhang)
Danke für den kreuzweise-Tipp ;)
Gefällt mir sehr gut, Deine Variante!
> Hast du schon einen konkreten Lagenaufbau ?> Das sollte VOR DEM ROUTING feststehen !
Ich sehe das als 2 Paar Schuhe. Für den Lagenaufbau muss ich erstmal
abklären, was die Hersteller haben, können und wie die jeweiligen Preise
kalkuliert werden. So wie ich das sehe, kann ich den Standardprozess
vergessen - aus einer Vielzahl von Gründen. Somit ist klar, dass die
Platine kein Schnäppchen wird.
Die kapazitiven Powerplanes sind schon mal ein Knackpunkt. Dann hängt
wohl von dem Abstand der Powerplanes auch der Abstand zu den möglichen
HF-Lagen ab. Hat wohl mit dem Faktor der Sacklochbohrungen zu tun.
Nicht zuletzt habe ich widersprüchliche Aussagen, was den idealen
Abstand der Kupferlagen betrifft ...
Dieser (Klärungs-)prozess wird sicher noch einige Zeit in Anspruch
nehmen.
Davon unabhängig will ich das Routen von differentiellen Bahnen üben.
Ich las mal: erst wenn eine Platine gut aussieht, hat sie auch Chancen
zum funktionieren - und von einer gut aussehenden Platine sehe ich mich
noch weit entfernt.
Dann habe ich inzwischen gemerkt, dass die angezeigte Genauigkeit der
Bahnlänge sehr wenig mit der tatsächlichen Signallauflänge zu tun hat.
Also muss ich einen anderen Weg finden, die Lauflänge anzugleichen. Dazu
schau ich mir an, wie andere es machen. Also z.B. fertige Platinen, die
in dem Geschwindigkeitsbereich arbeiten, Beispiele wie das Dokument von
Intel, o.ä.
Es ist Neuland für mich - deshalb möchte ich so viel wie möglich üben,
bevor es ans Geld geht :)
Mir ist auf jeden Fall klar, dass wenn der Aufbau feststeht, dass ich
dann nochmal anfangen muss mit routen. Im Moment übe ich noch mit dem
freien Adler. Reicht ja, wenn ich den aufstocke, wenn ich es brauche.
Also falls jemand Links zu Lesestoff zu HF-Platinen hat, bin für jeden
Tip dankbar.
Gruß Geronimo
> Die kapazitiven Powerplanes sind schon mal ein Knackpunkt.>Dann hängt wohl von dem Abstand der Powerplanes auch der Abstand> zu den möglichen HF-Lagen ab. Hat wohl mit dem Faktor der> Sacklochbohrungen zu tun.
Mach dir nicht so viel Sorgen um die Power Planes. Soweit sind die bei
den 4 oder 6 Lagen nicht auseinander. Klar ist es nett, wenn die eng
zusammen sind, aber man muss auch mal an das Geld denken, das ein
spezieller Lagenaufbau mehr kostet. Wiseo willst du Sacklöcher? Das
würde das Ganze ja noch teurer machen.
Je weniger Vias in der HF-Leitung sind, um so besser ist das für die
Signalqualität. Mehr als zwei Vais solltest du nicht in der einer
Leitung haben. Am besten natürlich gar keines.
> Wiseo willst du Sacklöcher?
Klär mich bitte mal auf. Ich dachte, das wäre eine Nebenbedingung bei
mehrlagigem Aufbau.
Wie fahre ich sonst die Powerplanes an?
> Je weniger Vias in der HF-Leitung sind, um so besser ist das für die> Signalqualität. Mehr als zwei Vais solltest du nicht in der einer> Leitung haben. Am besten natürlich gar keines.
Das ist klar - zumal die HF-Vias die größte Lagenentfernung zu
überbrücken haben.
Ich hänge mal an, was ich mir bisher so für den möglichen Aufbau
zusammen geschrieben habe. Neben dem Aufbau habe ich auch mögliche
Vertikalverbindungen aufgeführt. Je nach Hersteller gibt es völlig
unterschiedliche Angaben zu dem Verhältnis von Bohrdurchmesser und
Bohrtiefe.
Was meint Ihr dazu?
Gruß Geronimo
Hallo Geronimo,
> Wiseo willst du Sacklöcher?>> Klär mich bitte mal auf. Ich dachte, das wäre eine Nebenbedingung bei>> mehrlagigem Aufbau.
Sacklöcher alias Blind Vias sind absolut KEINE Nebenbedingung. Das geht
auch ohne. Wenn ich den Platz auf deiner Platine so sehe, werden die
(z.Zeit) nicht nötig sein. Du machst einfach durchgehende Vias.
Klar, für das Routing und die Signalintegrität (und in dem
Frequenzbereich indem du dich bewegst) sind die schon von Vorteil. Aber
eben auch teurer, bei LiteOn kostet so ein zusätzliches Bohrprogramm
AFAIK 90 Taler, viel Geld.
>> Wie fahre ich sonst die Powerplanes an?
Wie gesagt, mit durchgehenden Vias. Mit Blind Vias kommst du garnicht zu
den Powerlagen, dafür werden die zu weit weg sein. Das Aspect Ratio bei
Blind Vias liegt i.d.R. bei 1:1 (Bohrdurchmesser zu Bohrtiefe).
> Hast du schon einen konkreten Lagenaufbau ?> Das sollte VOR DEM ROUTING feststehen !>> Ich sehe das als 2 Paar Schuhe. ...
Nein, das sind deine Schnürsenkel, um beim Schuhvergleich zu bleiben.
Wenn du dir deine Schnürsenkel nicht zubindest und läufst los, fällst du
irgendwann auf's Maul ;-)
> Ich hänge mal an, was ich mir bisher so für den möglichen Aufbau> zusammen geschrieben habe. ...> Was meint Ihr dazu?
Wow, recht viele Bohrprogramme ...
Versuch mit so wenig Bohrprogrammen auszukommen wie es geht. Das hat nix
mit den Durchmessern zu tun, du kannst also 0,2mm und 0,3mm Vias o.ä.
verwenden, solange diese durchgehend sind (von Top nach Bottom).
Blind Vias sind also ein Extra-Bohrprogramm.
Und natürlich die Burried Vias, diese verlangen nach einem sequentiellen
Aufbau und der ist erst recht teuer - wenn es geht vermeiden.
Von gepluggten Bohrungen mal ganz zu schweigen ...
(übrigens, dein Bohrprogramm E in den 8 Lagen Aufbauten ist unmöglich zu
fertigen)
Kantenkontaktierung ist schön und gut (und weniger teuer als man denkt)
aber unötig, es sei denn, du willst in die EMV Halle.
Wenn du deine LBs mit 6mil (150µm) Breite und 4mil (100µm) Abstand
verlegen willst könntest du Probleme mit deinen Impedanzen bekommen.
Laut Lagenaufbau hast du einen Abstand von 130µm von Top zur GND
Referenzlage, das ergibt lt. Impedanz Solver etwa 83 Ohm für die Diff.
Signale (für
Single Ended Sig. passt es in etwa wieder).
Besser ist etwa 110µm LB Breite und 130µm Seperation des Diff. Signals.
(bei 42µm Endkupfer)
Die Abstände sind kleiner als die Leiterbreite, das bedeutet auch mehr
Crosstalk ! Und sieht, wie ich finde, einfach Sch...e aus.
Hast du eigentlich auch 50 Ohm Signale ? Ich denke mal ja ...
Gruss Uwe
Nachtrag:
> Dann hängt wohl von dem Abstand der Powerplanes auch der Abstand zu den >
möglichen HF-Lagen ab. Hat wohl mit dem Faktor der Sacklochbohrungen zu > tun.
Nein, das eine hat mit dem anderen nix zu tun, zumindest kann man das
mit einem geschickt geplanten Aufbau völlig vermeiden.
Wenn da alles zusammenkommt (Blind Vias, Burried Vias, Impedanzen 50/
100 Ohm etc.) wird so ein Aufbau recht fummelig und ist nicht mehr
trivial (und erst recht kein Standard)...
Gruss Uwe
@ Geronimo
>Inwieweit das geht, bzw. zulässig ist, kann ich nicht beurteilen. So wie>ich das sehe, haben die differentiellen Leitungen das gleiche Signal,>jeweils um eine halbe Periode versetzt. Wer jetzt für den Versatz>zuständig ist, weiß ich nicht. Ebensowenig weiß ich, wie die>Signalverbesserung da eingreift.>Vielleicht kann den Punkt ja mal jemand kommentieren, der sich mit>differentiellen ICs auskennt?!?
ich würde es anders sagen: das sind keine um 180° versetzte Signale,
sondern einfach nur gegenphasige (Gegentakt). Störungen können die
dadurch kaum verursachen, weil sich die Gegentaktsignale nach ausen
aufheben, und eingekoppelte Störungen können sich auch kaum auswirken,
weil dies dann Gleichtaktsignale darstellen, die sich mit
Differenzverstärkern unterdrücken lassen.
Was sind denn das für IC's - die 8 kleinen Dinger da ?
> Wenn ich den Platz auf deiner Platine so sehe, werden die> (z.Zeit) nicht nötig sein.
Platz ist nicht das Problem - das schrieb ich ja schon anfangs.
Im Moment hängt das "Platzproblem" mit dem freien Adler zusammen. Manche
Bahnen liegen bereits außerhalb es zulässigen Bereiches. Aber das
betrifft ja nur die Übungsphase, ist also irrelevant.
> LiteOn
der ist gut. Du meinst wohl eher LeidOn ;)
> Klar, für das Routing und die Signalintegrität (und in dem> Frequenzbereich indem du dich bewegst) sind die schon von Vorteil. Aber> eben auch teurer, bei LiteOn kostet so ein zusätzliches Bohrprogramm> AFAIK 90 Taler, viel Geld.
Zumindest in dem Punkt "viel Geld" gebe ich Dir recht. Die Kosten kann
ich aber erst dann kalkulieren, wenn mir alle Fakten vorliegen.
Gepluggte vias waren z.B. > 200 Teuronen ...
Bei Leidon bin ich schon alleine wegen der kapazitiven Powerplanes aus
dem Standardprozess raus.
Bei Ilfa schrieben sie, dass 0.2 bereits Lasergebohrt wird. Wenn man
dann eh schon auf dem Lasertisch liegt, könnte man das ja auch
ausnützen. Die Mehrkosten wären dann nahe null. Ich weiß allerdings noch
nicht, wie der Einstiegspreis dort ist.
>>> Hast du schon einen konkreten Lagenaufbau ?>>> Das sollte VOR DEM ROUTING feststehen !>> Ich sehe das als 2 Paar Schuhe. ...> Nein, das sind deine Schnürsenkel, um beim Schuhvergleich zu bleiben.
Yepp, ich gebe Dir ja recht! Ich schrieb doch schon, dass ich nach dem
Festklopfen des Lagenaufbaus nochmal mit routen anfangen muss.
Das ist mir durchaus bewusst!
Aber ich habe bislang alles selbst gemacht, d.h. ich habe keine
Erfahrung im Umgang mit Platinenproduzenten. Ist also auch etwas, was
ich erst lernen muss. Dann das abklären von dem, was möglich und
sinnvoll ist ...
Nebenher will ich ja nicht untätig sein, sondern mich weiter mit der
Materie beschäftigen, ein Gefühl für die Materie zu bekommen ...
Deshalb schrieb ich von 2 Paar Schuhen. Das was ich jetzt route ist klar
nur für die Tonne - oder eben Lernübungen für mich.
> Wow, recht viele Bohrprogramme ...
Hm, woher weiß ich, was ein neues Bohrprogramm erfordert?
> übrigens, dein Bohrprogramm E in den 8 Lagen Aufbauten ist unmöglich zu> fertigen
Gilt das für beide Varianten?
> Wenn du deine LBs mit 6mil (150µm) Breite und 4mil (100µm) Abstand> verlegen willst könntest du Probleme mit deinen Impedanzen bekommen.
Yo - ich hatte das für 70µ Abstand HF zu GND kalkuliert. Dann erfuhr
ich, dass LO keine so dünnen Prepregs hat und PPs müssen ja immer
paarweise verarbeitet werden ...
> Hast du eigentlich auch 50 Ohm Signale ? Ich denke mal ja ...
??? - wie meinst Du das?
Die HF-Signale haben einzeln +- 50 Ohm und differentiell eben die 100
Ohm.
Wenn Du damit LF-Signale meinst - klar habe ich die. Das ganze Projekt
besteht aus 3 Platinen: der HF-Platine, einer Power-Platine (auf der die
ganzen Spannungen erzeugt werden) und einer LF-Platine zur Steuerung des
ganzen. Nur die HF-Platine werde ich fertigen lassen.
Bislang ist mein Plan so, dass die HF-Platine in einen Blechkasten soll,
aus dem nur die Stecker rausschauen. Die LF-Platine wird dann Huckepack
aufgesteckt oder mit einem kurzen Flachbandkabel verbunden...
> Nein, das eine hat mit dem anderen nix zu tun, zumindest kann man das> mit einem geschickt geplanten Aufbau völlig vermeiden.
Jeder Vorschlag ist herzlich willkommen ;)
@Jens
Wir meinen das gleiche, haben es nur anders formuliert ;)
> Was sind denn das für IC's - die 8 kleinen Dinger da ?
Das sind Treiber-ICs mit Signalverbesserung. Witzigerweise gehen die
preiswerten bis ca. 5 Gbit/s, während die vom anderen Hersteller "nur"
die 3 Gbit/s abdecken. Dafür verlangt der billige IC AC-Anbindung,
während der andere auch DC-Koppelung (also echtes LVDS) erlaubt.
>> Was sind denn das für IC's - die 8 kleinen Dinger da ?>Das sind Treiber-ICs mit Signalverbesserung. Witzigerweise gehen die
Und da kommts auf die Polarität der Strippen an? Kann ich mir nicht
vorstellen. Steht im DB was explizit drin, daß da was festgelegt ist?
> Und da kommts auf die Polarität der Strippen an?
Du ich habe keine Ahnung.
Ich kann nur sagen, dass Ein- und Ausgänge mit plus/minus bzw.
inverting/non-inverting ausgezeichnet sind.
Habe die Treiberanbindung nochmal neu geroutet.
Wie findet Ihr die neue Variante?
>> Wow, recht viele Bohrprogramme ...> Hm, woher weiß ich, was ein neues Bohrprogramm erfordert?
Alle Bohrungen, die man in einem Durchgang Bohren kann. Also alle
durchgehenden Vias, Befestigungsbohrungen (wenn DK) etc.
Nichtkontaktierte Bohrungen (NDK) werden zuletzt gebohrt (ein extra
Programm). Alles, was in irgendeiner Form in Fertigung extra behandelt
werden muss, ist ein weiteres. Bezieht sich, wie bereits erwähnt nicht
auf die Durchmesser, sondern ob man das in einem Aufwasch erledigen
kann. Wenn du 2 oder mehr versch. Bohrdurchmesser bei den Blind Vias
hast und die sich in einem Durchgang erledigen lassen, so ist es ein
Programm. Hast du Blind Vias von beiden Seiten, sind es 2 Programme usw.
>> übrigens, dein Bohrprogramm E in den 8 Lagen Aufbauten ist unmöglich zu>> fertigen> Gilt das für beide Varianten?
Ja, für beide. Stell dir das bereits verpresste Lagenpaket 2-7 vor (dein
Lagenaufbau muss 2 mal in die Multilayerpresse), wie soll man ohne die
Aussenlagen zu berühren (zu diesem Zeitpunkt sind die Lagen 2 und 7 noch
Aussenlagen) die Lagen 3 und 6 bohren/ verbinden ?
Dabei fällt mir gerade auf, das in deinem 6 Lagen Aufbau das
Bohrprogramm E auch nicht funktioniert. Hier ist es ein Blind Via,
welches gegen das Aspect Ratio verstösst - es ist zu lang und lässt sich
damit nicht mehr zuverlässig kontaktieren.
> Hast du eigentlich auch 50 Ohm Signale ? Ich denke mal ja ...> ??? - wie meinst Du das?>> Die HF-Signale haben einzeln +- 50 Ohm und differentiell eben die 100>> Ohm.
Ich gehe mal davon aus, das du nicht nur differentielle Signale hast,
sondern auch "einfache" (Single Ended Signals). Und die werden meist mit
50 Ohm gerouted. Das können z.B. deine LF-Signale sein. Schau mal ins
Datasheet nach den Flankenzeiten dieser Signale, niedrige Frequenz
heisst leider nicht, das Trise/ Tfall gross ist.
Zu deinem Layout "Test-04.png":
So bitte nicht ! Halte deine Diff.Signale symetrisch, auch die
Platzierung der Komponenten. Dreh die Rs (oder Cs) um 90 Grad, so wie
bei Falk's oder meinem Vorschlag. Diff.Signale sollten so lange wie
möglich parallel gehalten werden, da sich ihre Impedanz ja zu einem Teil
aus ihrer gegenseitigen Kopplung ergibt und wenn die gestört ist, so
gibt es mit Sicherheit eine Impedanzänderung an dieser Stelle. Und damit
Reflexionen und anderes Übel.
Gruss Uwe
Hallo Uwe,
danke für Deine Geduld und Unterstützung!
>>> Wow, recht viele Bohrprogramme ...>> Hm, woher weiß ich, was ein neues Bohrprogramm erfordert?>> Alle Bohrungen, die man in einem Durchgang Bohren kann.
Hm, das hängt aber von dem Automaten des Herstellers ab, oder nicht?
Mir ist z.B. nicht klar, warum NDKs ein extra Programm erfordern.
Bei Ilfa las ich die Empfehlung, dass man auf Innenlagen alle nicht
kontaktierten Pins zu NDKs umwandeln solle (die machen das wohl bei
allen HF-Projekten - soll die Störungen mindern). Wobei ich nicht mal
wüßte, wie man das bei eagle bewerkstelligt.
>>> übrigens, dein Bohrprogramm E in den 8 Lagen Aufbauten ist unmöglich zu>>> fertigen>> Gilt das für beide Varianten?>> Ja, für beide. Stell dir das bereits verpresste Lagenpaket 2-7 vor (dein> Lagenaufbau muss 2 mal in die Multilayerpresse), wie soll man ohne die> Aussenlagen zu berühren (zu diesem Zeitpunkt sind die Lagen 2 und 7 noch> Aussenlagen) die Lagen 3 und 6 bohren/ verbinden ?
Yepp! Typisch Anfänger :(
Ich habe beim Zusammenstellen der Kontaktierungen nur auf die Signale
geachtet, aber nicht darauf, wo die Kupferschicht dazu gehört.
Hast natürlich völlig Recht. Das geht so nicht.
Aber ok - wenn ich alles mit Vias machen kann, dann mache ich mir auch
keinen Kopp mehr um andere Bohrungsarten :)
> Ich gehe mal davon aus, das du nicht nur differentielle Signale hast,> sondern auch "einfache" (Single Ended Signals). Und die werden meist mit> 50 Ohm gerouted.
Ok, jetzt verstehe ich.
Meine single-ended Signale sind im 1- oder 2-stelligen MHz Bereich und
tR/tF im ns-Bereich, also derart gemütlich, dass ich die locker mit
meiner (bisher praktizierten) 2-Lagen-Technik erschlagen kann :)
Nur im 6-lagigen Aufbau müsste ich auf die benachbarte GND-Pane achten,
ansonsten sind die LF-Signale ziemlich außen vor. Ich habe das noch
nicht geroutet, aber wenn's geht, könnte ich die LF-Signal-Lage ja noch
mit einem GND-Polygon füllen.
> Zu deinem Layout "Test-04.png":> So bitte nicht ! Halte deine Diff.Signale symetrisch, auch die> Platzierung der Komponenten. Dreh die Rs (oder Cs) um 90 Grad, so wie> bei Falk's oder meinem Vorschlag.
Danke für den Verriss :)
Im HF-Bereich sind leider viele Design-Tips kostenpflichtig oder nicht
veröffentlicht - bin Dir also sehr dankbar. Wie natürlich auch allen
anderen, die mir hier geholfen haben!!!
Gruß Geronimo
> Bei Ilfa las ich die Empfehlung, dass man auf Innenlagen alle> nicht kontaktierten Pins zu NDKs umwandeln solle (die machen> das wohl bei allen HF-Projekten - soll die Störungen mindern).> Wobei ich nicht mal wüßte, wie man das bei eagle bewerkstelligt.
Hier hast du etwas falsch verstanden.
Ich nehme jetzt mal an, dass du nur Vias hast die von oben nach unten
durchgehen. Alles andere wäre bei deinem Projekt Perlen vor die Säue
werfen. Wenn du jetzt in deinem Layout so ein Via auf einer der
Innenlagen anschaust, dann siehst du, dass da der Restring(rundes Pad)
um die Bohrung herum ist. Wenn du da jetzt keine Leitung anschließen
musst, dann ist das ja eine unnötige Fläche(Kapazität) gegen die
Masselagen drumherum. Deshalb sollte man diesen Restring bei Vias
wegmachen, wenn man HF-Signale hat. Das macht man im
Gerber-Plot-Programm(post processing). Ein guter Leiterplattenhersteller
kann das aber auch für dich nachträglich an deinen Gerberdaten machen.
Frag ihn nach der Option "remove unused pads in inner layers". Wenn der
das macht, dann entfernt er die Pads in den Innenlagen an allen nicht
angeschlossenen Vias. Für deinen Bohrfile ist das alles nicht relevant.
Da sind das immer plattierte Vias, weil das plattiert bezieht sich auf
die Kupferhülse in der Bohrung. Die brauchst du ja schließlich dafür,
dass dein Signal von der Oberseite auf die Unterseite kommt.
NDK-Bohrungen sind irgendwelche Zentrierlöcher oder Löcher für "Nasen"
an größeren Bauteilen.
>> Alle Bohrungen, die man in einem Durchgang Bohren kann.> Hm, das hängt aber von dem Automaten des Herstellers ab, oder nicht?
Gute Frage, weiß ich nicht genau. Ich denke aber eher nicht. Die
Bohrmaschinen sind recht flexibel und könnten, AFAIK, auch Kombinationen
von Blind Vias und Durchgehenden Vias in einem Durchgang bohren. Falls
du das gemeint hast ...
> Mir ist z.B. nicht klar, warum NDKs ein extra Programm erfordern.
Naja, wenn du die NDKs im selben Durchgang bohrst wie die DKs, dann sind
die NDKs ja DKs ! Ok, der Satz war seltsam ... :)
Die Reihenfolge im Groben ist ja Bohren, Kontaktieren, Strukturieren,
Ätzen. D.h. wenn ich die als NDK geplanten Bohrungen im selben Durchgang
wie die DKs mache, werden die NDKs zwangsläufig mit kontaktiert - und
sind damit DKs. Aus diesem Grund werden NDKs zuletzt (nach dem
Kontaktieren)gebohrt und sind deshalb ein extra Programm.
> Im HF-Bereich sind leider viele Design-Tips kostenpflichtig oder nicht> veröffentlicht - bin Dir also sehr dankbar. Wie natürlich auch allen> anderen, die mir hier geholfen haben!!!
Wir helfen hier immer gerne ! Vorausgesetzt die Frage lautet nicht: "Ich
habe hier aus nem' DVD Player die Laserdiode rausgebaut, wie baue ich
mir hieraus ein Laserschwert ?" o.ä.
Soweit ich weiß, betreibt die ILFA eine Leiterplattenakademie, wo es
z.T. kostenlose Fachseminare und Vorträge gibt (über
Multilayer-Aufbauten, Designregeln etc.). Falls du mal in der Nähe bist
- das sollte man nutzen und deren Referenten mal ordentlich mit Fragen
löchern.
Halt uns hier im Forum mit deinem interessanten Projekt auf dem
laufenden !
Und viel Erfolg dabei !
Gruss Uwe
Hallo,
> Naja, wenn du die NDKs im selben Durchgang bohrst wie die DKs, dann sind> die NDKs ja DKs ! Ok, der Satz war seltsam ... :)
Bei mir waren bisher die Vias, bei denen ich vergaß eine Niete
einzupressen, NDKs =:>
> Die Reihenfolge im Groben ist ja Bohren, Kontaktieren, Strukturieren,> Ätzen. D.h. wenn ich die als NDK geplanten Bohrungen im selben Durchgang> wie die DKs mache, werden die NDKs zwangsläufig mit kontaktiert - und> sind damit DKs. Aus diesem Grund werden NDKs zuletzt (nach dem> Kontaktieren)gebohrt und sind deshalb ein extra Programm.
Das muss nem dummen Menschen doch jesacht werden ;)
Ich dachte bislang, die Bohrungen, die kontaktiert werden sollen,
müssten erst noch mit Kontaktmittel ausgesprüht werden. Das hatte ich
mir so vorgestellt, wie ein CNC-Bohrer, nur eben mit Sprühkopf.
Dann wäre der Unterschied zwischen DK und NDK reine Software.
So wie Du das beschreibst, ist das natürlich ein extra Arbeitsgang und
damit teuer.
> Soweit ich weiß, betreibt die ILFA eine Leiterplattenakademie, ...
Yepp, deren Dokumentenliste ist eine wahre Fundgrube - und vor allem
wirklich informativ, im Gegensatz zu den FAQs anderer Hersteller. Ich
denke, von dort habe ich mit am meisten gelernt.
> Halt uns hier im Forum mit deinem interessanten Projekt auf dem> laufenden !
Habe ich vor, aber jetzt kommt erstmal eine Durststrecke mit
Telefonaten, Warten auf Rückrufe, Ausprobieren, etc.
Wer weiß, vielleicht kommt ja eagle 6.0 bis dahin auf die Zielgerade ;)
Gruß Geronimo
