Hallo, ich bin Neuling in vhdl und dem Xilinx EDK (v11.2) und stehe vor einem großen Problem. Ich soll eine Hough-Transformation, am besten mit vorgeschalteter Kantenfindung als IPs für ein Spartan-3a DSP 3400a DevBoard erstellen um Performanztests durchzuführen. Leider habe ich diesbezüglich keine brauchbaren Unterlagen gefunden die mir dabei helfen könnten, etwas einigermaßen performantes hinzubekommen. Ist es denn mit dieser Hardware überhaupt möglich, Bilder der Größenordnung von VGA Auflösung in (wenigstens annähernd) Echtzeit (30fps) zu Transformieren? Nach Anwendung einer Kantendetektion müsste man ja "nur" noch ein Binärbild weiterarbeiten, was zumindest die reine Datenmenge deutlich reduzieren würde. Das Problem dürfte aber weiterhin die vermutliche nicht-parallelisierbarkeit des Algorithmus bleiben. Hat jemand Vorschläge, Tipps, oder gute Webseiten die sich damit beschäftigen oder hat sowas sogar schon selbst versucht? Bin für jede Hilfe und jeden Codeschnipsel dankbar :) Danke und Gruß, Erwin
Gast
#1350905
Ich denke, es ist möglich: Kantenerkennung -> 1 Pixel pro Takt, kein Problem also Hough-Trafo: 640 x 480 x 30 x 180 = 1658880000 Takte Wenn Du also schaffst, gleichzeitig 16 Pixel Hough-zu transformieren, dann brauchst Du "nur" 103.6 MHz Takt Wie man das nun macht, tja, lange Geschichte, aber wenn Du fragen hast, dann wird Dir hier sicherlich geholfen Grüße, Kest
Gast
#1350995
Die Kantendetektion macht man ja mit Hilfe einer 2D-Faltung. Dies lässt sich auf einem FPGA (Hardware) ganz hervorragend parallelisieren/pipelinen. Siehe Figure 5: http://www.cs.qub.ac.uk/~D.Crookes/HardwareSkeletons.htm