Clock Treiber IC

Gast #2252441
Lesenswert?

@ Oktav Oschi

das Problem ist das ICH keine üblichen Verdächtigen habe und und kenn 
und ich nur Treiber mit Differentiellen Eingang und Differentiellen 
Ausgang finde.

Weitere Fragen sind:

* Kann ich da den invertierenden Ausgang einfach auf Masse legen um ein 
Single CLK Signal zu erhalten?
* Wenn ich ein differentielles Eingangssignal hab und ich die 
Versorgungsleitung auch nur bei 3.3V  und GND habe gibt es da Probleme?
Gast #2253251
Lesenswert?

Die hohe Freq. v. LVDS kommt hauptsächl. durch den geringen Swing 
zustande.
Geringer Swing kann man prinzipiell auch bei Single-Ended machen, hat 
aber dann evtl. Probleme mit dem U-Störabstand.

GTL(+) geht höher als LVTTL.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren