Clock Treiber IC

Gast #2252441
Lesenswert?
• ▲
▼
@ Oktav Oschi

das Problem ist das ICH keine üblichen Verdächtigen habe und und kenn 
und ich nur Treiber mit Differentiellen Eingang und Differentiellen 
Ausgang finde.

Weitere Fragen sind:

* Kann ich da den invertierenden Ausgang einfach auf Masse legen um ein 
Single CLK Signal zu erhalten?
* Wenn ich ein differentielles Eingangssignal hab und ich die 
Versorgungsleitung auch nur bei 3.3V  und GND habe gibt es da Probleme?
Gast #2253251
Lesenswert?
• ▲
▼
Die hohe Freq. v. LVDS kommt hauptsächl. durch den geringen Swing 
zustande.
Geringer Swing kann man prinzipiell auch bei Single-Ended machen, hat 
aber dann evtl. Probleme mit dem U-Störabstand.

GTL(+) geht höher als LVTTL.

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.