Hallo Leute, ich bin gerade an einem Layout mit getrenntem Digital-/Analogteil und einem ATmega8 im TQFP Package. Meine Frage ist nun: Ist der GND-Pin über AREF und AVCC am ATmega ein AGND-Pin und sollte entsprechend getrennt von den restlichen GND-Pins beschaltet werden? Oder ist dieser Pin ein gewöhnlicher DGND? Danke euch! Marco
An Aref liegt die Analoge referenzspannung und wir mit einem Kondensator nach AGND abgeblockt. AVCC wird über LC gegen DGND abgeblockt (nicht hauen wenn das anders ist, so mach ichs bisher immer)
Läubi Mail@laeubi.de wrote: > An Aref liegt die Analoge referenzspannung und wir mit einem Kondensator > nach AGND abgeblockt. > > AVCC wird über LC gegen DGND abgeblockt (nicht hauen wenn das anders > ist, so mach ichs bisher immer) Ja nun, wo ist denn nun am TQFP der AGND?! Das war ja die eigentliche Frage...
Gast
#873088
>Ja nun, wo ist denn nun am TQFP der AGND?! Das war ja die eigentliche >Frage... Der der am nächsten zu AVCC liegt ? Alles andere macht keinen Sinn.
Gast
#873096
Moin, das ist mal eine sehr interessante Frage, erst dachte ich, da ist wer zu doof ins Datenblatt zu schauen, aber laut PIN-Description im Datenblatt hat der ATMega8 in keiner Bauform ein AGND, Im Blockdiagramm auf Seite 3 ist aber ein AGND eingezeichnet. An deiner stelle, würde ich einfach mal bei ATMEL direkt anfragen und deren Antwort hier posten. mfg Emperor_L0ser
Abend Emperor, ja, genau das habe ich mich eben gefragt. Morgen werde ich wohl mal an ATMEL schreiben. Ich wäre trotzdem für weitere Antworten dankbar... Grüße, Marco
Gast
#873108
Ähm, aber ist das nicht bei anderen auch so, dass es keinen AGND Pin gibt (zB ATmega16), abgesehen davon dass dann auch im Blockdiagramm kein AGND ist ? Gemeint ist auf jeden Fall der GND neben AVCC. So ist es ja auch in den Layoutempfehlungen angegeben.
Gut dan hab ich die Frage falsch verstanden, da AGND und DGND aber an einer Stelle eh zusammengeführt werden, ist der GND Pin diese zusammenführung, im Schaltplan für das Abblocken ist doch der TQFP drauf.
Läubi Mail@laeubi.de wrote: > Gut dan hab ich die Frage falsch verstanden, da AGND und DGND aber an > einer Stelle eh zusammengeführt werden, ist der GND Pin diese > zusammenführung, im Schaltplan für das Abblocken ist doch der TQFP > drauf. Hmm, AGND und DGND über den Chip verbinden? Mir ist das nicht ganz geheuer...
So, ATMEL hat nun geantwortet. Der GND-Pin neben AVCC/AREF scheint tatsächlich ein ganz normaler DGND zu sein und muss entsprechend natürlich auch an DGND angeschlossen werden. Der ATmega trennt also nicht zwischen Analog- und Digitalmasse. Bin mir noch nicht ganz sicher, wie ich die Trennung der AGND/DGND-Flächen auf meiner Platine vornehmen werde... Grüße, Marco