Ich hab eine Ladungspumpe mit LTSpice simuliert und auf einem Steckbrett
aufgebaut.
Bei der realen Schaltung bricht die Spannung (C1) schon bei 2k Last (R1)
zusammen, während die Simu erst bei 100 Ohm
so tief einbricht. Bei real 200k - 22k passt Simu und Real ganz
passabel.
Was ist an der Simu zu ändern, das das Verhalten mit der Schaltung
übereinstimmt?
Bauteile sind aus der Bastelkiste also älteren Datums:
-Elko radial bedrahtet ca 15 Jahre alt, ESR in Simu 0.7 Ohm
-als Dioden wird die B-C Strecke von BF 450 benutzt.
-die Rechteckspannung 5kHz stammt von einem FPGA.
Messwerte:
Last 2k2 ca 3,5V
Last 22k ca. 4,9V
last 220K ca 5,2V
Für Elkos und Dioden wurden auch andere Werte/Typen benutzt, Verhalten
gleich.
Ebenso Treiberstärke FPGA und Frequenz leicht variiert (10 kHz, 3 kHz).
MfG,
Helmut S. schrieb:>> Was ist an der Simu zu ändern, das das Verhalten mit der Schaltung> übereinstimmt?>> Einfach mal Rser der V-Quellen auf 50 Ohm stellen.
Das lässt die Spannung nur wenig abhängig von Last einbrechen:
Rs RL=2.2k RL=22k
25 3,92 4,22 Simu
50 3,22 3,6 Simu
40 3,5 3,8 Simu
In echt zeigt sich aber ein deutlicher Unterschied zw 2k2 und 22k Last:
?? 3,36 4,87 gemesen an Real
-> die Serienwiderstände in den Spg.-quellen erklären IMHO diesen
Unterschied nicht.
Lutz H. schrieb:> wie hoch ist der Innenwiderstand der FPGA- Rechteckspannung?
Hab ich jetzt nicht genau bestimmt, aber mal mit den
Treiberstärken/IO-Standard gespielt:
C1=C2= 10 µf, 5 kHz, Messwerte an real:
3,48 bei 2k2 Last 24 mA LVTTL
3,46 bei 2k2 Last 12 mA LVCMOS
3,39 bei 2k2 Last 4 mA LVTTL
-> Also unabhängig von der Treiberstärke ist die gemessene Spannung weit
vom simulierten/erwarten weg (3.5 V versus ~5V). Was mich nicht
verwundert:
-Der Laststrom liegt beim zehntel der Treiberstärke
-der FPGA sorgt nur für das Umschalten, aufgeladen werden die C's über
die Eingangsspannung V2.
-> Änderungen am Modell der Rechteckspannung führen IMHO nicht zu einer
besseren Übereinstimmung zwischen Simu und Real.
Für weitere Vorschläge bin ich stets dankbar.
MfG,
Das Problem wird sein, dass z.B. die Kondensatoren in der Simulation als
Ideal angesehen sind was sie aber nicht sind. Die Leitung hat auch einen
Widerstand, eine Induktivität und eine Kapazität. Das macht sich alles
mehr oder weniger bemerkbar. Zumindest ist es bei LT-Spice recht einfach
den Kondensatoren Widerstände zu verpassen wenn ich mich recht entsinne,
gib ihnen mal einen seriellen Widerstand von einigen 100 mΩ.
Deine Quelle hat sicher auch keine 50 Ω Innenwiderstand, Das sind wohl
eher so 5 Ω oder weniger.
Michael Köhler schrieb:> Zumindest ist es bei LT-Spice recht einfach> den Kondensatoren Widerstände zu verpassen wenn ich mich recht entsinne,
das hat er doch schon gemacht:
Fpga Kuechle schrieb:> -Elko radial bedrahtet ca 15 Jahre alt, ESR in Simu 0.7 Ohm
allerdings ist die Frage ob 0,7 Ohm bei 15 Jahre alten Elkos ausreichen.
Evtl. mal mit dem LCR-Meter nachmessen?
Versuch mal etwas mit dem ESR in der Simu hochzugehen. Auch ein paar nH
ESL würde ich hinzufügen.
Hast Du vielleicht auch einen modernen Kerko in 10µF? Dann würde ich den
mal in Deinen Versuchsaufbau einbauen und schauen ob es dann besser
wird.
Gerd E. schrieb:> Fpga Kuechle schrieb:>> -Elko radial bedrahtet ca 15 Jahre alt, ESR in Simu 0.7 Ohm>> allerdings ist die Frage ob 0,7 Ohm bei 15 Jahre alten Elkos ausreichen.> Evtl. mal mit dem LCR-Meter nachmessen?
Grad keins in der Nähe, müsst mal schauen wie ich den ESR mit Scope etc.
bestimme.
> Hast Du vielleicht auch einen modernen Kerko in 10µF? Dann würde ich den> mal in Deinen Versuchsaufbau einbauen und schauen ob es dann besser> wird.
Kerko's hab ich grad nicht mit der Kapazität, aber dafür (frische)
Folie-C (Wima) 6.8 µF.
Eingebaut und nachgemessen:
RL=open 5.51V
RL=22k 4.88V
RL=2k2 3,4V
-> kein wesentlicher Unterschied zu den ElKos
Helmut S. schrieb:> hier mal eine Simulation mit "echter" CMOS-Ausgangskennlinie.
Danke, da sieht die Simu schon nah an der Wirklichkeit aus. Ich schau
mal das ich die Spice-Änderungen an der Rechteckquelle nachziehe.
Vielen Dank für alle Hinweise.
MfG,