|
Anzeige
|
Delta Sigma ADC
Gast
#720859
Hilfe please, Wie bewerte ich die Bitstream ein Delta Sigma ADC mit VHDL bzw. in FPGA !? die Ausgang Bistream ein Delta Sigma ist nicht konstant d.h. es ändert sich ständig und übergibt nur die Mittelwert der Eingang. Hat jemand schon mit solche ADC gearbeitet und wie wird die Bitstream bewertet zum Beispiel für ein Frequenz Modulation? Viele Dank im voraus für Hilfe
Gast
#722217
Hallo, Deutsch scheint nicht Deine Muttersprache zu sein. Was willst Du machen? Einen Delta-Sigma-ADC beschreiben oder an den FPGA anschliessen? Rick
Gast
#723612
Hallo Rick, Die Ausgang Werte eine Delta Sigma ADC will ich an ein FPGA anschließen, und später dieser Werte interne verarbeiten (im FPGA). Mein Problem ist die Bewertung von Ausgang Werte mein ADC (Delta Sigma liefert kein konstante Werte sondern ein Menge von „1“ in Verhältnis von der Eingang Spannung. In mein Fall habe ich ein PCM1803A von TI, Vref1 = 2,5V und Vref2 = 5V. am Eingang habe ich ein Offset Spannung von DC 2,5V d.h. bei Audio = 0V habe ich 2,5V am Eingang und beim Audio = -1,5V habe ich 1V am Eingang (Audi Max = 06.Vcc 3Vpp). Erste Schwierigkeit, beim Audio = 0V (2,5V Offset) zappelt schon der ADC Ausgang , so wie bewerte ich dieser Ausgang Werte? MFG Erst mal das Datenblatt zum PCM1803A: http://focus.ti.com/lit/ds/symlink/pcm1803a.pdf SINGLE-ENDED, ANALOG-INPUT 24-BIT, 96-kHz STEREO A/D CONVERTER "The PCM1803A uses a delta-sigma modulator with 64- and 128-times oversampling, and includes a digital decimation filter and high-pass filter, which removes the dc component of the input signal." Mit 24 Bit zappelt der Ausgang immer. Wie sieht denn der Aufbau aus, ist der ADC gut gegen Störungen abgeschirmt / abgeblockt? Wie sind die oversampling-Filter eingestellt, wie das Hochpassfilter? Welche max. Frequenz hat das Eingangssignal, wieviele Bits brauchst du wirklich??
Gast
#723875
Hallo Christoph, Meine Schaltung ist eigentliche gegen Störungen gut geschützt, Der Eingang Signal soll zwischen 16 Hz und 16 kHz sein. Für mein Anwendung habe ich die Slave Mode gewählt mit 24 Bits am Ausgang. LRCK = 32 kHz und BCK = 32 kHz X 64 = 2,048 MHz. Ich benutze den Format 0 d.h. 24 Bit, MSB-First, Left-Justified. So wenn beim 24 Bits die Ausgang immer zappelt, wie unterscheide ich mein Ausgang Signal mit Zappelnd? MFG Antwort schreiben |
Anzeige
|
