Hallo zusammen,
kann mir einer von Euch sagen, ob es mit CMOS Logikbausteinen (74HC..)
Probleme gibt, wenn ich einzelne Gatter nicht verwende und deren
Eingänge offen lasse? Die Eingänge werden von Hand bedient, also
langsam.
Ich habe öfters gelesen, CMOS sei sehr empfindlich gegen statische
Ladungen.
Kann man CMOS auf einem Steckbrett verwenden und mit losen Drähten von
Hand verbinden oder sterben die Gatter dann reihenweise?
Vielen Dank & viele Grüße
Jan
@ Jan Weber (Gast)
>Probleme gibt, wenn ich einzelne Gatter nicht verwende und deren>Eingänge offen lasse?
Sollte man nicht tun, auch wenn es meist funktioniert. Leg sie auf GND
oder VCC.
>Ich habe öfters gelesen, CMOS sei sehr empfindlich gegen statische>Ladungen.
Jain.
>Kann man CMOS auf einem Steckbrett verwenden und mit losen Drähten von>Hand verbinden oder sterben die Gatter dann reihenweise?
Nein.
PS: Und wenn du mit den passenden Schuhen auf dem passenden Boden
unterwegs bist, dann kannst du mit deinen Pfoten u.U. CMOS-Eingänge
abschiessen, weil du dann selbst bein Anfassen für besagte
Spannungsspitzen sorgst.
Jan Weber schrieb:> kann mir einer von Euch sagen, ob es mit CMOS Logikbausteinen (74HC..)> Probleme gibt, wenn ich einzelne Gatter nicht verwende und deren> Eingänge offen lasse?
Ja.
Da geht so selten was kaputt - das kann man ignorieren.
Mach mal folgenden Versuch. Einfach 30 cm offenes Kabel an einen Zähler
anschließen. Der Zähler hüpft weiter, wenn dein Kühlschrank anspringt.
> CMOS sei sehr empfindlich gegen statische Ladungen.
Bei den ersten CMOS Logikgattern war das so. Inzwischen sind die IC's
aber mit Schutzdioden ausgestattet, die übliche Ladungen ableiten
können.
> wenn du mit den passenden Schuhen auf dem passenden Boden> unterwegs bist, dann kannst du mit deinen Pfoten u.U. CMOS-Eingänge> abschiessen, weil du dann selbst bein Anfassen für besagte> Spannungsspitzen sorgst.
Richtig. Darum sollte man statische Ladungen beim Umgang mit CMOS Chips
(oder mit elektronik allgemein) vermeiden. Ein antistatischer Bodenbelag
und ein ableitfähiger Arbeitstisch (z.B. aus Holz) sind da schon
vorteilhaft.
> ...Probleme gibt, wenn ich einzelne Gatter nicht verwende und> deren Eingänge offen lasse?
Schau Dir dazu mal dieses Bild an:
https://upload.wikimedia.org/wikipedia/commons/thumb/9/9d/CMOS_inverter_%28enhancement%29_DE.svg/150px-CMOS_inverter_%28enhancement%29_DE.svg.png
Das ist die Grundschaltung, auf der alle CMOS Schaltungen aufbauen. Wenn
der Eingang High ist, leitet nur der untere Transistor. Wenn der Eingang
Low ist, leitet nur der obere.
Aber, wenn der Eingang auf halber Spannung liegt, dann leiten beide
Transistoren. Du hast dann quasi einen Kurzschluss, bei dem der maximal
mögliche Strom fließt, denn die Transistoren zulassen.
Offene Eingänge haben ein undefiniertes rein zufälliges Potential. Jeder
offene Eingang erhöht die Stromaufnahme des Chips unnötig. Ich habe bei
einem einfachen 40xx IC mit einigen offenen Eingängen mal mehrere mA
gemessen.
Kaputt gehen sie davon jedoch nicht.
Nimm einen CMOS Inverter und schließe an den Eingang 5cm Draht als
Antenne an. An den Ausgang machst du zwei LED's (rot=High, grün=Low).
Dann hast du einen schönen Leistungssucher.
In direkter Nähe eines Stromkabels (das unter Wechselspannugn steht)
werden beide LED's flackern.
Ohne Signal, leuchtet nur die rote oder grüne LED dauerhaft.
Kaputt gehen kann schon was, aber das ist unwahrscheinlich.
Speziell von ST habe ich einmal für die STM32-Serie die Antwort
bekommen, dass man für jeden einzelnen Pin einen Pull (Up der down)
braucht, wenn man den µC für lange Zeit im Reset lässt (die Rede war von
>1h). Weil die Pins dann als digitale Eingänge mit undefiniertem Status
konfiguriert sind.
Das gilt auch für alle offenen Pins im Normalbetrieb.
Praktisch habe ich da nie Probleme gehabt - bei allen Discovery Boards
dängeln die Eingänge ja auch frei herum. Vermutlich hängt das auch von
der Temperatur ab.
Praktische Auswirkungen haben dängelnde CMOS-Gatter aber schon:
- Das Zeug kann anfangen zu schwingen
- Der Stromverbrauch ist höher als normal
Auf dem Steckbrett ist das egal.
Speziell der Stromverbrauch ist aber ein echtes Ärgernis. Ich habe damit
schon oft kämpfen müssen - einen offener PIN nicht zugewiesen, mehrere
zig µA mehr Strom. Bei Batteriebetrieb unlustig.
Gästchen schrieb:> Das gilt auch für alle offenen Pins im Normalbetrieb.
Sorry, das ist so natürlich nicht ganz korrekt: Man kann die auch in
Software auf OUT stellen und einen definierten Pegel heraustreiben.
Stefan U. schrieb:> Bei den ersten CMOS Logikgattern war das so. Inzwischen sind die IC's> aber mit Schutzdioden ausgestattet, die übliche Ladungen ableiten> können.
Bei CMOS war das schon immer so.
Selbst bei den alten NMOS-Teilen gab's Schutzdioden, aber die waren
noch nicht so gut wie heute.
Stefan U. schrieb:> Aber, wenn der Eingang auf halber Spannung liegt, dann leiten beide> Transistoren. Du hast dann quasi einen Kurzschluss, bei dem der maximal> mögliche Strom fließt, denn die Transistoren zulassen.
Das passiert nur bei hohen Betriebsspannungen. Bei "üblichen" 5V fließt
zum Glück bei weitem nicht der maximale Strom, weil weder der P-Kanal
noch der N-Kanal mit der halben Gate-Spannung voll leiten...
Harald W. schrieb:> Erinnert mich an die Nationalflagge von Ostfriesland:> Weisser Adler auf weissem Grund.
Du musst die Flagge wieder mal waschen, ich sehe da durchaus was. Und
das Meiste davon ist schwarz...
Die "Schutzdiode" waren bei CMOS schon immer drin. Nur sind das
parasitäte PN übergänge zum Substrat, und zu viel Strom darüber führt zu
eine Latchup. Das Zündet dann einen parasitäten Tyristor, der VCC und
GND kurzschließt. Bei einer kräftigen Stromversorgung wie man es früher
öfter braucht reicht das um das Gehäuse zu sprengen. Das traf so ähnlich
aber auch die ältern TTL Chips.
Bei den modernen chips ist der Strom bis zum Latchup deutlich höher -
das Problem bleibt aber im Prinzip, wenn keine teuren extra Maßnahmen
getroffen werden.
In der Regel geht es mit 74HC auf dem Steckbrett gut, sofern man keine
zu starken Aufladungen hat. Ein offener Eingang ist halt undefiniert und
fängt ggf. 50/100 Hz oder ähnliches ein.
Lurchi schrieb:> Die "Schutzdiode" waren bei CMOS schon immer drin. Nur sind das> parasitäte PN übergänge zum Substrat, und zu viel Strom darüber führt zu> eine Latchup. Das Zündet dann einen parasitäten Tyristor, der VCC und> GND kurzschließt. Bei einer kräftigen Stromversorgung wie man es früher> öfter braucht reicht das um das Gehäuse zu sprengen. Das traf so ähnlich> aber auch die ältern TTL Chips.
Naja.
Gemeint waren wahrscheinlich irgendwelche Dioden die zum Gate gehen -
Eingangsseitig halt. Weil die Gates sind da ja so richtig empfindlich.
Die Ausgangsseite (also die Drain-Source-Strecke) ist ja recht
unempfindlich, da brauchts keine Schutzdioden.
Und früher hatten manche Bausteine keine Schutzdioden vom Gate nach
Drain/Source. Heute ist da irgend so ein ESD-Schutz-Kram drin.
Irgendwelche Z-Dioden oder normale Dioden, je nach Gatter.
Steht auch alles im Datenblatt. Hier z.B. bei Limiting Values:
http://www.nxp.com/documents/data_sheet/74HC_HCT1G14.pdf
Da müssen Dioden vom Gate nach VCC/von GND zu Gate drin sein, und die
überleben 20mA.
Aber die Dioden helfen gar nichts gegen das Driften. Weil, wenn der
Leckstrom durch beide gleich ist, ist man schon wieder genau im
undefinierten Bereich. Pech gehabt.
Sagen wir mal so: Bei einem Relais gibt es kein Flattern, wenn der
Pluspol an der Spule frei ist, das Relais aber gegeroundet ist. Nur wenn
definitiv Plus anliegt, und die Spule anzieht, dann schaltet das Relais
zuverlässig
Ein CMOS ist aber extrem hochohmig, dass da, wenn er nicht gepullt ist,
eben Steuerspannungen einfangen kann, also öfters mal ne digitale 1,
meist aber 0, aber eben nur meist, nicht immer.
Ein Cmos-eingang ist erst dann richtig definiert, wenn er auf Masse oder
Vcc gepullt wird, alles andere ist Zufall, z. B. wenn du mit nem
aufgeladenen Wollpulli daran knapp vorbeiläufst.
Aber selbst dann muss es nicht zu einem unkontrollierten Signal kommen,
kann aber.
Gästchen schrieb:> Gemeint waren wahrscheinlich irgendwelche Dioden die zum Gate gehen -> Eingangsseitig halt. Weil die Gates sind da ja so richtig empfindlich.> Die Ausgangsseite (also die Drain-Source-Strecke) ist ja recht> unempfindlich, da brauchts keine Schutzdioden.
Nicht so richtig. Die Ausgänge haben die Schutzdioden automatisch - das
sind schlicht die Body-Diodenstrecken von p- bzw. n-Kanal MOSFET.
> Und früher hatten manche Bausteine keine Schutzdioden vom Gate nach> Drain/Source. Heute ist da irgend so ein ESD-Schutz-Kram drin.
Stimmt auch nicht. Es gibt (früher wie jetzt) einige wenige Typen ohne
Schutzdioden. Z.B. den 4050 Buffer, der sich dadurch auch gut als
Pegelwandler eignet. Die weitaus meisten Typen haben (und hatten schon
immer) Schutzdioden an den Eingängen. Was sich geändert hat, sind
Details der Herstellungstechnologie die bspw. den inhärenten Thyristor
jeder CMOS Push-Pull-Stufe weniger empfindlich für Latchup machen.
Alles in allem sind aktuelle CMOS-IC etwas weniger empfindlich als
historische. Aber der Unterschied ist nicht drastisch. Viel größer sind
nach wie vor die Unterschiede zwischen geschützten und ungeschützten
Bauelementen. Letztere umfassen auch einige Kleinleistungs-MOSFET.
Für die Frage des TE bleibt hingegen die Grundregel, daß unbenutzte
CMOS-Eingänge niemals offen gelassen dürfen, sondern fest an den
jeweils inaktiven Pegel gelegt werden müssen. Bei Gattern die eingangs-
und ausgangsseitig unbenutzt sind, darf man sich einem Pegel (Vcc oder
GND) aussuchen. Man kann dann das nehmen, was sich layout-technisch am
einfachsten umsetzen läßt.
Axel S. schrieb:> Stimmt auch nicht. Es gibt (früher wie jetzt) einige wenige Typen _ohne_> Schutzdioden. Z.B. den 4050 Buffer, der sich dadurch auch gut als> Pegelwandler eignet.
4049/4050 haben ebenso Schutzdioden drin, nur anders. Statt der Diode
nach Vdd ist sowas wie eine Z-Diode drin, die Vin >> Vdd zulässt aber
dennoch Vin begrenzt.
Auch Controller mit 5V-toleranten Eingängen bei niedrigerer
Versorgungsspannung haben naturgemäss eine etwas andere
Schutzbeschaltung.
