Ultimative FPGA blinky / Makefile zusammenstellung

Für den Anfang nicht schlecht.

Bei Vivado wird es leider hybrid, da dort sehr viel im tcl-File gemacht werden muß. Außerdem muß man bei Deinen Makefiles recht viel editieren, falls mal eine Datei dazu kommt, oder gar das Ganze auf ein neues Projekt angepasst werden muß.

In meinen make-Flows hole ich die Dateien aus einer vhdl-files.txt und einer verilog-files.txt Die werden vom Simulation-make und vom Synthese-make eingelesen und man hat nur noch eine Stell, wo man anpassen muß.

Hi Rick, danke für deinen beitrag.

ist ja nur als vorlage gedacht, damit man einen anhaltpunkt um sich etwas eigenes zusammen zu bauen.

ja man könnte ein paar sachen vereinfachen, aber ich wäre froh gewesen solche vorlagen gehabt zu haben ohne mir für jede toolchain etwas zusammen suchen zu müssen.

die verilog files in ein extra file schreiben finde ich nicht so toll, aber man könnte aus der liste der files im Makefile das tcl zusammen bauen.

Gruß, Olli

habe es für vivado mal angepasst: https://github.com/multigcs/FPGA-blinky/commit/0bfba328a04c569d0e234760cd2c72f8059bc526

dort wird das .tcl file nun im makefile generiert

EDIT: und bei gowin und diamond nun auch :)

Super idee! Wäre toll, so etwas explizt für die OSS-Toolchain zu haben. Da habe ich es schmerzlich vermisst.

Sehr cool! Genau das richtige.

Die Kirsche auf der Sahnetorte wäre nun ein Beispiel für den Tang 4K mit Einbindung der ARM Toolchain... TRÄUM

Aber wie gesagt: Sehr sehr cool!

Danke für eure antworten, zum 4K, da habe ich leider NOCH keinen, aber jetzt wo du es sagst, stimmt da ist ja ein ARM mit drin, sollte mir mal einen besorgen.