|
Anzeige
|
4Layer-Platine
Gast
#5422194
Hallo, ich designe gerade eine Platine mit Eagle und möchte diese später auch fertigen lassen. Die Platine wird 4-Layer haben die ja grundsätzlich den Aufbau 1- Signal 2- VCC 3- GND 4- Signal haben. Ist es auch möglich den 2. Layer anstatt mit VCC mit einem 3. Signallayer auszustatten? Ist so etwas herstellbar ? LG
Gast
#5422197
Meines Wissens ist es "Wurst", was deine 4 Layer beinhalten. Können auch überall Signalleitungen sein. Du kannst den Aufbau wie vorgeschlagen lassen und z.B. in den VCC-Layer auch einzelne Signalleitungen legen, falls es nicht mehr auf TOP oder BOTTOM passt. Ja. Ja. Bei einem nicht symmetrischen Lagenaufbau bzw. Kupferbelag kann sich die Leiterplatte beim Erwärmen verbieten.
Gast
#5422199
Natürlich können Signale auch in einem anderen Layer als 1 und 4 (=16?) liegen. Die VCC-Versorgung sollte dabei aber sinnvoll (niederohmig) gewährleistet sein. @micha (Gast) >Ist es auch möglich den 2. Layer anstatt mit VCC mit einem 3. >Signallayer auszustatten? Ja sicher. >Ist so etwas herstellbar ? Klar, dem Hersteller ist es herzlich egal, welche Signale auf welchen Lagen liegen. micha schrieb: > 1- Signal > 2- VCC > 3- GND > 4- Signal Üblicher ist 2-GND und 3-Supply? (bessere Abschirmung der vielen Signale auf Top gegen VCC, und besserer Pfad für den Rückstrom) Grundsätzlich kannst du auf allen Layern machen, was du willst. "Früher" ohne viel CAD wurden die Versorgungslayer einfach aus dem Negativ der Vias vom Rest gemacht, da war das natürlich nicht so einfach... Wenn du was "opferst", dann erstmal auf dem VCC-Layer. Digital bezieht sich alles (mal von PECL abgesehen) immer auf GND, daher sollte zumindest das so breit wie möglich an allen Orten vorhanden sein. Es sollte prinzipiell auch immer der kürzeste Versorgungsweg (Spannungsquelle/Schaltregler -> Verbraucher/IC) auf beiden Lagen möglichst gleich und nicht unterbrochen verlaufen, das reduziert die Abstrahlungen. Aber das hängt natürlich auch von der Anwendung ab, ein AVR ist was anderes als ein 1Mio-Gatter-FPGA. Es gibt nur eine Sache: Falls eine innere Lage im Vergleich zur anderen deutlich weniger Kupfer hat, kann sich die Platine insb. beim Löten etwas verziehen (biegen). Aber das muss man eigentlich schon absichtlich provozieren ;)
Gast
#5422344
micha schrieb: > Ist es auch möglich den 2. Layer anstatt mit VCC mit einem 3. > Signallayer auszustatten? > Ist so etwas herstellbar ? Natürlich ist das herstellbar - ob sich die Platine verzieht wegen des nicht symmetrischen Lagenaufbaus ist ja schliesslich dein Problem, nicht das des Herstellers. Ausserdem stellt sich dann die Frage der VCC-Versorgung, die wird ja trotzdem benötigt und sollte niederimpedant verlegt sein. Man kann auch in einer Vcc-Fläche Leiterbahnen routen, aber da gibt es viele Möglichkeiten Fehler zu machen, weil die die Rückstrompfade unterbrechen, wenn sie im Weg liegen (gilt natürlich genauso für eine GND-Fläche). Da muss man schon genau wissen was man HF-mässig tut. Georg Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
