Hallo, ich experimentiere gerade mit dem Si8751 "Isolated FET Driver" (https://www.silabs.com/documents/public/data-sheets/Si8751-2.pdf) um ein AC SSR mit 2 N-FETs aufzubauen. ("antiseriell" / source to source) Funktioniert auch so weit sehr gut mit FETs welche ich noch in der Schublade liegen hatte (IRF540N) (erster Test mit 24V AC Trafo). Die Frage an euch ist, wie hoch muss die Spannungsfestigkeit UDS max der N-FETs sein für die 3 unten angehängten Anwendungsfälle (bzw. generell) ? (siehe Bilder im Anhang) [ohmsche Last] Ich war bisher der Meinung, dass man hierzu einfach den maximalen Scheitelwert der Wechselspannung (+ eine Sicherheitsmarge) annehmen kann, ist das richtig ? (In einigen Internetveröffentlichungen ist zu lesen dass man die FETs auf Vpp also den vollen "Spitze-Spitze-Wert" der Wechselspannung auslegen soll, was mir irgendwie nicht einleuchtet)
Angehängte Dateien:
-
AC_SSR_1.png
(3,2 KB)
-
AC_SSR_2.png
(3,9 KB)
-
AC_SSR_3.png
(3,3 KB)
