Interesse an einfach erweiterbarem Experimentierboard fuer den Xmega128a1?

#1321722
Lesenswert?

Ja das sieht doch schon sehr gut aus :) Schade das es bei Eagle nicht 
möglich ist eine Art Layout-Template für bestimmte Baugruppen anzulegen. 
Dann könnte man sich einfach so ein Standardlayout zum DM9000B anlegen 
und abspeichern :)

Aber die Dokumentation dazu ist ja auch recht ausführlich.

Also dann, frohes weiterarbeiten. :-)
OP Persönliche Seite #1321950
Lesenswert?

A. N. schrieb:

> Ja das sieht doch schon sehr gut aus :) Schade das es bei Eagle nicht
> möglich ist eine Art Layout-Template für bestimmte Baugruppen anzulegen.
> Dann könnte man sich einfach so ein Standardlayout zum DM9000B anlegen
> und abspeichern :)

In gewissen Grenzen geht das per Copy & Paste, dabei darf dann jeweils 
aber nur der Layout-Editor bzw. nur der Schaltplan-Editor geoffnet sein 
:)
OP Persönliche Seite #1323879
Lesenswert?

Stefan Wimmer schrieb:
> ...nimm aber unbedingt die Leiterbahn noch aus der AGND-Plane. Sonst
> müssen die Rückströme u.U. Umwege nehmen was dann wieder zu
> Abstrahlungen und Einstrahlungsempfindlichkeiten führt.
>
> Vergiss das mit den 2 Lagen!

Ja, es ist wohl besser, das gleich vierlagig auszulegen, dann kann man 
RX und TX auch durch AGND ordentlich trennen.
Gast #1325457
Lesenswert?

Den CP2200 würde ich für so ein Proejkt nicht empfehlen. Der Chip ist 
schon ziemlich alt und dementsprechend langsam. Ich habe den momentan an 
einem ARM7 Projekt dran und bekomme immer wieder Probleme mit der 
Geschwindigkeit ds Bus-Interface. Mein ARM7 läuft bei 48MHz und damit 
der Ethernet-Chip halbwegs zuverlässig Funktioniert muss ich schon 
15-Waitstates einfügen lassen. Einen Wait-Ausgang für das automatische 
warten hat der CP2200 ja nicht.

Dazu kommt noch das sehr merkwürdige Verhalten, dass der Chip hin und 
wieder Pakete "verschluckt" beim Senden. Der IC sagt, dass alles raus 
gegangen ist, aber auf der Leitung ist nie etwas angekommen.

Meine Empfehlung ist z.B. der SMSC9215 oder Artverwandte.
#1325553
Lesenswert?

...vielleicht noch eine kurze Erläuterung zu meinem oben kurz 
eingeworfenen
>> Vergiss das mit den 2 Lagen!

Ich hatte neulich bei einem Layout mit dem DM9003 arge Schwierigkeiten 
(mysteriöse Verbindungsabbrüche nach 20min bis mehrere Stunden, bei 
Wärme etwas schlimmer), die schlussendlich sogar den Hersteller 
veranlassten, mir die allerersten verfügbaren Chips mit erweitertem 
Temperaturbereich zuzuschicken, aber am Schluß stellte es sich heraus, 
dass eine -äh-kleine "Unsauberkeit" der Lagenführung der diversen 
Versogungsspannungen des Switches (auf einem 6-lagigen Board!) für die 
Instabilitäten verantwortlich war. Seit Version 1.1 der Leiterplatte 
geht's nun.

Frag' nicht, wieviel kWh in der Klimakammer und graue Haare bei uns 
Entwicklern das gekostet hat! ;-)
OP Persönliche Seite #1325567
Lesenswert?

Stefan Wimmer schrieb:

> Ich hatte neulich bei einem Layout mit dem DM9003 arge Schwierigkeiten
> (mysteriöse Verbindungsabbrüche nach 20min bis mehrere Stunden, bei
> Wärme etwas schlimmer), die schlussendlich sogar den Hersteller
> veranlassten, mir die allerersten verfügbaren Chips mit erweitertem
> Temperaturbereich zuzuschicken, aber am Schluß stellte es sich heraus,
> dass eine -äh-kleine "Unsauberkeit" der Lagenführung der diversen
> Versogungsspannungen des Switches (auf einem 6-lagigen Board!) für die
> Instabilitäten verantwortlich war. Seit Version 1.1 der Leiterplatte
> geht's nun.

Ja, die Layout Guidelines des Herstellers empfehlen ja aberwitzige 
Abstaende zwischen den RX- und TX-Leitungspaaren, das ist zweilagig kaum 
zu Berwerkstelligen, insbesondere, weil man ja auch mit AVCC vom 
Controller irgendwie zum Uebetrager kommen muss. Deshlab empfehlen sie 
im Kleingedruckten ja auch, RX und TX durch eine AGND-Plane vertikal zu 
trennen :)

> Frag' nicht, wieviel kWh in der Klimakammer und graue Haare bei uns
> Entwicklern das gekostet hat! ;-)

Kann ich mir vorstellen, aber hinterher ist man ja immer schlauer ;)
OP Persönliche Seite #1326426
Lesenswert?

Da ich auch regelmaessig Anfragen per eMail bekomme, nochmal eine kurze 
Zusammenfassung, was hier entsteht:

atxmega128a1-basiertes, vierlagiges Entwicklungsboard, ca. 80x100mm
- Speicherverwaltung ueber Xilinx-CPLD (XC95...XL) am EBI mit wahlweise 
linearer oder seitenweiser Speicheradressierung
- 512kByte (512kx8) oder 2MByte (2Mx8) SRAM wahlweise bestueckbar
- 10/100MBit Ethernet (DM9000)
- 24bit EBI auf Pinleiste fuer Erweiterungen
- PoE (TPS237)
- USB High-Power 500mA (FT232)
- Step-Down-Regler (MAX5035) fuer PoE/Netzteil/Akku -> 5V
- LM33 Low-Drop Linearregler fuer 5V MAX5035/USB -> 3,3V
- SD-Reader

-zusaetzliches "NaviBoard" mit LCD, LEDs, Drehencoder, Tastern und 
Piezo, seriell angesteuert und auch fuer eigene Projekte verwendbar
OP Persönliche Seite #1328951
Lesenswert?

Nochmal eine Frage an die 100MHz-Erfahrenen hier:

Davicom schreibt im Layout Guide zum DM9000B:

"Avoid using vias in routing the traces of RX± pair and TX± pair" - 
klar. VIAs sind fuer das Signal rechte Winkel und verursachen Reflexion.

Dann aber auch:

"Do not place the DM9000B / 9010B RX± receive pair across the TX± 
transmit pair. Keep the receive pair away from the transmit pair (no 
less than 3mm). It’s better to place ground plane between these two 
pairs of
traces." - dass sich die RX/TX-Bahnen nicht kreuzen sollen, ist klar, 
ebenso die Forderung nach einem gewissen Abstand zwischen den Paaren.

Wenn ich jetzt allerdings eine AGND-Plane zwischen die TX- und RX-Paare 
bringen will bedeutet das aber fuer mind. ein Aderpaar, dass es mit VIAs 
versenkt wird (boese). Das scheint sich zu widersprechen.

Ist es vernuenftiger, die RX- und TX-Paare beide auf der Oberflaeche zu 
lassen (d>=3mm) und dazwischen eine AGND-Flaeche (also horizontal) 
vorzusehen?

Und gibt es Erfahrungen, ob eine Buchse mit integriertem Uebetrager oder 
eine einfache Buchse mit externem Uebertrager sinnvoller ist?

Bei der integrierten Buchse sind zwar die Leitungen scheinbar kuerzer, 
aber die GND-Domaenen lassen sich nicht sauber trennen.

Olli
Angehängte Dateien:
OP Persönliche Seite #1330548
Lesenswert?

Mal ein kleiner Zwischenstand, ich habe gestern abend den 8-bit Datenbus 
zwischen Ethernet-Controller und uC (oben im Bild) geroutet.

Eingeblendet sind nur Top und Bottom, keine Supply-Layer. Die 
rechteckigen 8-Pad-SMDs sind Widerstands-Arrays.

Ich bin inzwischen auch von der Anforderung abgerueckt, dass das Board 
Platz fuer ein 75x100 Add-On Board bieten muss. Vielmehr soll es so 
kompakt wie moeglich werden und bekommt es Buchsenleisten nach unten im 
Raster 2.54 (Port A-E, Supply), um auf ein anderes Board aufgesteckt 
werden zu koennen. Die Buchsenleisten koennen so gleichzeitig als 
Standfuesse dienen.

Das EBI (24xADDR, 8xDATA, /RE, /WE, CS2, CS3) kommt auf eine 
Steckerleiste auf der Oberseite, so dass man dort ein EBI-Addon mit 
kurzen Wegen aufstecken kann.
Angehängte Dateien:
#1330929
Lesenswert?

Olli R. schrieb:
> Mal ein kleiner Zwischenstand, ich habe gestern abend den 8-bit Datenbus
> zwischen Ethernet-Controller und uC (oben im Bild) geroutet.

Sieht sehr kompakt aus, gerade wenn man sich vorstellt wie groß die Rj45 
ist und dann direkt daneben der XMega :)
Aber ich wüsste gern wieso du den Mittenabgriff von TX (Pin 4 an der 
RJ45) per Kondensator/Widerstand auf Masse legst?
OP Persönliche Seite #1330962
Lesenswert?

Reinhard S. schrieb:

> Sieht sehr kompakt aus, gerade wenn man sich vorstellt wie groß die Rj45
> ist und dann direkt daneben der XMega :)

Kurze Wege - aber direkt daneben ist der Ethernet-Controller DM9000, der 
XMega ist oberhalb ;)

> Aber ich wüsste gern wieso du den Mittenabgriff von TX (Pin 4 an der
> RJ45) per Kondensator/Widerstand auf Masse legst?

Ja, das ist bei ausgeblendeten Bauteilenahmen schwer zu erkennen, aber 
ich habe die Namen noch nicht gesmasht, das ist noch nicht ordentlich :)

Die Pins 3 und 4 des RJ45 (eingebauter Uebertrager) sind die 
Mittelabgriffe der controllerseitigen Uebetragerspulen. Diese werden mit 
1,8V, die der Ethernet-Controller liefert, beaufschlagt.

Der 0603er nahe an der Buchse ist der buchsenseitige Abblockkondensator, 
der mit einem Pad am AGND, mit dem Pad an den Pins 3 und 4.

Die Pins 3 und 4 haengen am entsprechenden AVCC-Polygon im Supply-Layer.

Ich poste das heute Abend nochmal vollstaendig mit allen Layern, 
zusammen mit einer aktualisierten Version des Schaltplans.

Olli

P.S.:

Pins 7 und 8 der RJ45 tragen CGND (Chassis GND, Abschirmung), 9 und 10 
sind PoE+ und PoE- und muessen noch geroutet werden.

Wichtig war mit erst einmal das Planspiel der kurzen Wege im doch recht 
schnellen Ethernet-Teil.

P.P.S:

Die verwendete RJ45-Buchse ist 
http://www.watterott.com/Integrierter-RJ-45-Connector-100Base-T-PoE, es 
gibt zwar noch 80ct billigere, die hat aber ein unguenstigeres TX/RX 
Pinout (aus Sicht des Ethernet-Controllers).
#1330981
Lesenswert?

Hattest du geguckt ob die Werte des Connectors vom DM9000B unterstützt 
werden? Im Datenblatt stehen ein paar unterstütze Übertrager drin, aber 
die hatte ich damals alle nicht gefunden (zusamen mit Cennector). Dann 
stehen da noch die benötigten Kennwerte. Jedoch hatte ich damals auch 
keinen Connector (mit Übertrager) gefunden der diese Werte hat und hab 
halt einen genommen der dem relativ nahe kommt. Wäre aber schön, wenn 
man einen wüsste der die Werte 100% trifft.
OP Persönliche Seite #1331127
Lesenswert?

A. N. schrieb:

> Hattest du geguckt ob die Werte des Connectors vom DM9000B unterstützt
> werden? Im Datenblatt stehen ein paar unterstütze Übertrager drin, aber
> die hatte ich damals alle nicht gefunden (zusamen mit Cennector).

Ja, das hat mich fast in den Wahnsinn getrieben. Ich habe dann ein 
Datenblatt zum RD-PH163539 von Taimag gefunden, der wird laut 
DM9000B-Datenblatt unterstuetzt. Hier der Vergleich:

                  PH163539                "meiner"

Insertion loss:   -1.0dB max, 0.1-30MHz   -1.0dB max, 1-100MHz

Return loss:            ---               -18dB, 1-30MHz
                  -16dB, 30-60MHz         -16dB, 30-45MHz
                        ---               -14dB, 45-60MHz
                  -12dB, 60-80MHz         -12dB, 60-80MHz

Common mode rej.: -35dB, 30-60MHz         -35dB, 1-100MHz
                  -32dB, 60-100MHz            ---

Cross talk:       -40dB, 1-60MHz          -35dB, 1-100MHz
                  -38dB, 60-100MHz            ---

Turns ratio:      1:1, +/- 5%             1:1, +/- 2%

Diel. Rating:     1500VAC                 1500Vrms


Sollte also passen.
OP Persönliche Seite #1338189
Lesenswert?

A. N. schrieb:

> Ja das scheinen die zu sein. Halt eben 80 Polig, aber die gibt es
> woanders sicher auch in anderen Größen.

Man muss ja nicht alle belegen. Man kann auch zwischen die Signale 
jeweils GND legen, dann bekommt man den 80er auch voll ;)

Ich habe mal ein Bild von der aktuellen Baustelle angehaengt. Das EBI 
geht dort derzeit auf die rechtwinklig angeordnete Pinleiste rechts. Ich 
schaue mal, ob das mit einem Zefant schoener wird.

Ansonsten: Die einreihige, weibliche Pinleiste am oberen Rand geht liegt 
auf Bottom und fuehrt die Ports A-E, die 10polige am unteren Rand 
saemtliche Spannungen. Alles im Raster 2.54. Damit soll das Board auf 
eine Lochrasterplatine o.ae. aufsteckbar sein. Wenn man das Board autark 
verwendet, dient das als Standfuesse.

Zusaetzlich liegen die Ports A-F noch auf STK600-kompatiblen 10poligen 
Steckerleisten.
Angehängte Dateien:
OP Persönliche Seite #1338275
Lesenswert?

A. N. schrieb:

> Sieht doch echt super aus.

Naja, jedenfalls sind so die Wege vom CPLD zum SRAM und zum 
EBI-Konnektor recht kurz, ebenso der Datenbus vom xMega zum Ethernet.

> Hast du wieder einen kleineren CPLD genommen?
> Ursprünglich hattest du doch mal einen 100-Pin Typen drauf oder?

Ja, das ist derzeit ein XC9572XL im VQFP 44, der kommt von der Anzahl 
der I/O-Pins (34) genau hin:

ALE1
ALE2
8x  ADR[0..7] rein
16x ADR[8..23] raus
8x DATA[0..7],

analog zu [2.1.2.2 Three-port SRAM] in der AppNote [AVR1312: Using the 
XMEGA External Bus Interface].

Den Datenbus muss ich dazu eigentlich nicht auf den CPLD legen, aber ich 
will darueber die Speicherseite im paged-Modus ueber ein Register im 
CPLD adressieren, indem ich ueber den Datenbus ein Byte an den CPLD 
sende.
#1338828
Lesenswert?

Aber du braucht ja noch ein Read/Write Signal am CPLD wenn du die 
Speicherseite dort über ein Register reinbringen möchtest.

Die Speicherseite sollte auch unbedingt wieder auslesbar sein.

Daten sollten aber auf jeden Fall auf den CPLD gehen, denn so ist dann 
auch der LPC Modus möglich (kompatibel zum alten XMEM Interface der 
Megas).
Gast #1365630
Lesenswert?

Wieso der andere Thread?
Der existiert noch! Aber nicht mehr öffentlich, nur noch in Form einer 
Mailingliste und einem SVN Repository in dem die Besteller kommunizieren 
und Daten austauschen können.

Wie das Projekt hier läuft, weiß ich nicht.
(Firma: Watterott electronic) Persönliche Seite #1426800
Lesenswert?

Michael G. schrieb:
> Passt aber in den Charakter bei ihm.

Wer im Glashaus sitzt...

Ich glaube es ist besser für das gesamte Forum, wenn du deine Meinung 
für dich behältst. Schreib doch in deiner Liste, da sind vielleicht 
Leute die dir zuhören.
Mir geht dein ganzes Getue hier ziemlich auf den Sack. Du bist hier nur 
am rumnörgeln und besser wissen. Wenn du einen Arsch in der Hose hast, 
dann präsentierst du uns allen hier eine funktionierende Platine von 
dir.
Wenn das der Fall ist, dann kannst du deine Klappe hier aufmachen.

P.S. Olli hat von den Leuten kein Geld kassiert und dann die ganze Sache 
über Monate schleifen lassen.
(Firma: Watterott electronic) Persönliche Seite #1426910
Lesenswert?

Das mit dem Glashaus dürfte Michael verstehen, ich sage nur STK600.

Es geht hier dem Beitrag nicht um Michael seine Platine.
Ich weiß auch nicht was er hier mit seinen Kommentaren bezwecken will, 
aber irgendwann reicht es auch mal. Es ist wie im Kindergarten, da wird 
der Beitrag nach über einer Woche wieder von Michael ausgegraben. (nur 
um einen blöden Kommentar abzugeben)

So jetzt zu Michael seiner Platte:
Leute die hier Fragen zu dem Projekt gestellt haben werden nur mit 
dummen Kommentaren von Ihm abgespeist und dann noch so von oben herab.
Das Projekt ist hier im Forum entstanden. Warum dürfen die Nutzer hier 
nicht etwas mehr zum Stand der Dinge erfahren? Letzter Stand war nun mal 
das der Prototyp nicht funktioniert hat. Es muss ja nicht alles 
ausdiskutiert werden, aber ein paar kurze Infos hätten gereicht.
z.B.
- Platinen sind fertig
- bei USB Power gibt es noch ein Problem
- ....

Das ist meine Meinung zu der ganzen Sache und auch mein letzter Beitrag 
zu dem Thema.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren