Gast
#2106324
Hi, ich möchte einen UDA1330 mit einem LPC1114 ansteuern. Mir sind aus dem Datenblatt des UDA1330 aber leider noch ein paar Sachen unklar. Hier mal die Datenblätter: http://ics.nxp.com/support/documents/microcontrollers/pdf/user.manual.lpc11xx.lpc11cxx.pdf http://www.nxp.com/documents/data_sheet/UDA1330ATS.pdf Meine Fragen: - im Datenblatt zum UDA1330 steht auf Seite 5, Multiple format input interface, dass die fallende Flanke des WS-Signals (Wordselect) zeitgleich zur fallenden Flanke des BCLK-Signals (Bitclock) auftreten muss. Ich hab hier einen Cortex-M3 mit I2S-Interface, bei dem das ja in Hardware gemacht wird, aber ich möcht's erstmal auf dem "Kleinen" probieren. Wie kritisch muss ich das sehen, ist das bereits ein K.O. oder darf da doch ein wenig Versatz sein? Im Datenblatt hab ich die Angabe nicht gefunden, deswegen befürchte ich, dass es eben exakt passieren muss. Ansonsten hätte ich es mit SPI im Interruptbetrieb und einem GPIO-Pin versucht,ggf. ebenfalls mit flankengesteuerten Interrupts. - Seite 15, Timing-Tabelle, Tsys: die angegebene SysClk-Frequenz ist in Abhängigkeit der Samplefrequenz angegeben. Über die Pins (Static-Mode) bzw. per Software (L3-Mode) kann ich aber doch die Samplefrequenz wählen, wieso muss ich dann SysClk abhängig von der Samplefrequenz ändern, wenn ich eine andere Samplefrequenz wähle? Vielleicht kann mir da jemand weiterhelfen :) Ralf