DMA: Burst Size und Transfer Width Einstellungen

jmd ne idee oder ein Dokument in dem das ganze anschaulich erklärt wird?

Falk Brunner schrieb:
> Das macht man eher ohne DMA, denn hier lohnt sich das nicht. DMA
> bringt nur was bei großen Datenblöcken.

Das ist richtig, wollte lediglich mit einem einfachen Beispiel anfangen. 
Anschließend sollen entsprechend viele Bytes mittels DMA im Dataflash 
gespeichert werden.

Vielen Dank für deine Antworten. Eine Frage hab ich noch: Der normale 
Ablauf beim Dataflash ist ja, dass man einen Command (z.B. Schreiben 
oder LEsen) hinschickt und anschließend entweder Daten ins Flash 
schreibt oder vom Flash erhält.

Die DMA selbst transferiert die Daten nur zwischen Peripherie und 
Speicher. Ist z.B. der Transfer des Commands ("lesen") abgeschlossen 
erhalte ich einen DMA Interrupt. Allerdings bedeutet das ja noch nicht, 
dass auch alle Daten per SPI übertragen worden sind. Muss ich daher in 
der DMA Interrupt-Routine pollen bis der TRansfer vom SPI abgeschlossen 
worden ist und anschließend den FIFO vom SPI clearen, damit ich beim 
Receiven der DAten vom Flash nicht zuerst noch Daten aus dem FIFO vom 
Transmitten erhalte?

Hab schon überlegt ob es nicht intelligenter ist, den Interrupt vom SSP 
Interface zu verwenden - allerdings besitzt das leider keinen 
"Transfer-Complete" Interrupt. Mein Prozessor ist der LPC1758 und ich 
verwende das SSP Interface.

Das Zusammenspiel mit Dataflash und DMA scheint nicht zu funktionieren. 
Die DMA schickt zwar die Bytes richtig nacheinander raus, aber der Flash 
antwortet nicht entsprechend. Wenn ich die Kommunikation ohne DMA 
erstelle, dann sieht diese auch anders aus.

Nach jedem Byte, welches übertragen worden ist, muss das Busy-Bit 
gepollt werden. -> die Clock ist nicht kontinuierlich sondern nach 
jeweils 8 Cycles hat man einen kurzen Break von 2µs oder so. Das wird 
bei der DMA nicht automatisch gemacht; hier läuft die Clock 
kontinuierlich ohne Unterbrechung durch.

Hat jmd hierzu noch eine Idee wie ich das trotzdem mit der DMA 
installieren kann?

Falk Brunner schrieb:
> Das wäre mir neu. Normalerweise schreibt man den Schreibpuffer in einem
> Rutsch voll und startet dann den Schreibvorgang.

hab es jetzt hinbekommen, lediglich im receive-dma-channel hab ich zu 
Beginn immer 0xFF Bytes stehen. Die Anzahl der 0xFF Bytes korrespondiert 
mit der Command-Länge, die man zum Auslesen eines Speicherbereichs an 
das Dataflash senden muss.

Sprich, wenn ich 0xD7 (Read Status Register) per DMA an das Flash sende, 
erhalte ich 0xFF 0xBD 0x88 (die letzten beiden Bytes entsprechen dem 
Status Register). Das werde ich wahrscheinlich auch nicht wegbekommen, 
weil nur beim DMA-Channel M2P das SSP Interface Clocksignale erzeugt. 
Beim DMA-Channel P2M passiert nichts, es werden lediglich die Bytes vom 
SSP DataReg in den internen RAM Speicher vom Prozessor geschrieben.