Hallo Leute,
ich mach mir gerade das leben schwer, um raus zu finden, welches die
ideale TVS-Diode für die LVDS Leitungen sind an meinem FPGA der Xilinx
7er Serie sind.
Ich habe diverse High Speed Dioden mit sehr geringer Kapazität gefunden
- aber alle haben eine unterschiedliche Durchbruchspannung.
Nach meinem Verständnis hat std. LVDS ja 1,2V +/-300-400mV Hub.
Wenn ich mir jetzt die Suchergebnisse von z.B. Digikey zu "9-UDFN"
Footprint ansehe (https://www.digikey.de/products/de?keywords=9-UDFN),
finde ich Dioden von 1,2 - 5,5V Betriebsspannung. Das Footprint ist
super für Diff. Leitungen ausgelegt und man findet anscheinend gut eine
Second-Soure dazu. Alle (zumindest in der Stichprobe) sind für LVDS
gedacht... Aber das ist doch irgendwie nicht richtig, oder?
Ich habe an meinem FPGA eine HP-Bank mit 1,8V Versorgung und std. LVDS
(kein Sub/M oder sonst was). Was wäre da die richtige Spannung?
Danke für eure Hilfe
Ich noch einmal...
Wenn ich das Xilinx DS925 Tabelle 7 richtig deute, dann darf eine
HP-Bank bei einem "AC-Overvoltage" nur VCC+0,3V bzw -0,3V bei max 200mA
pro Bank sehen.
Und nach dem UG116 Dokument darf das "SelectIO Interface" der 16nm Nodes
etwa +/-150V ESD und Latchup sehen.
Aber was für ESD-Dioden nimmt man da dann am besten?
Wenn ich mir jetzt diese
(https://www.we-online.de/katalog/datasheet/824014883.pdf) zum Beispiel
ansehe, dann wäre meine Interpretation, das sie nur bedingt tauglich
wäre, da sie nach oben (Überspannung) erst bei 4,5-7V (der
Durchbruchspannung der internen Zener) aktiv wird.
Da wäre also z.B. diese
(https://www.we-online.de/katalog/datasheet/824013.pdf) besser geeignet,
da sie zwar einen ähnlichen Durchbruch wie die erste hätte, aber auch
nach VDD (hier bei mir also 1,8Vcc + Vf der Ableitdioden) bietet?
Ist meine Interpretation richtig?
LVDS schrieb:> Wenn ich das Xilinx DS925 Tabelle 7 richtig deute, dann darf eine> HP-Bank bei einem "AC-Overvoltage" nur VCC+0,3V bzw -0,3V bei max 200mA> pro Bank sehen.
Ich kenn mich mit den Xilinx-Dokumenten und -Produkten nicht aus.
Was ist Vcc in diesem Fall? Die 1,8 V?
> Aber was für ESD-Dioden nimmt man da dann am besten?
bei derart niedrigen Spannungen kommt man mit klassischen TVS-Dioden
(also Typ Z-Diode) nicht weiter, die fangen ja erst bei deutlich höheren
Spannungen an zu leiten, unter 4V findet man da kaum was.
Was man machen kann, sind spezielle, klassische Dioden mit niedrigerer
Kapazität verwenden und mit denen gegen Vcc und GND ableiten. Ein
Beispiel wäre NUP1301U, da gibt es aber noch andere.
Leider wird auch das bei 1,8 V + 0,3 V nicht mehr ausreichen, die haben
eine höhere Flussspannung. Wenn man das Thema also ernst nimmt, legt man
ein zusätzliches Power Rail mit z.B. 1,5 V an, auf das man dann mit der
Diode geht. Negativ genauso.
Gerd E. schrieb:> Ich kenn mich mit den Xilinx-Dokumenten und -Produkten nicht aus.> Was ist Vcc in diesem Fall? Die 1,8 V?
Jepp, dem ist leider so :(
Gerd E. schrieb:> bei derart niedrigen Spannungen kommt man mit klassischen TVS-Dioden> (also Typ Z-Diode) nicht weiter, die fangen ja erst bei deutlich höheren> Spannungen an zu leiten, unter 4V findet man da kaum was.
Das war ja auch meine Vermutung!
Daher werde ich jetzt nach Solchen Rail-to-Rail Arrays suchen, die eine
niedrige Flussspannung haben. Aber welche mit < 0,3V habe ich bislang
noch nicht gefunden. Eher so ab 0,6V. Vielleicht nicht optimal, aber
besser als nichts. Und diskret wäre echt zu viel Aufwand bei Dutzenden
LVDS-Kanälen.
Gerd E. schrieb:> Leider wird auch das bei 1,8 V + 0,3 V nicht mehr ausreichen, die haben> eine höhere Flussspannung. Wenn man das Thema also ernst nimmt, legt man> ein zusätzliches Power Rail mit z.B. 1,5 V an, auf das man dann mit der> Diode geht. Negativ genauso.
Das ist aber auch viel Aufwand. Zumal dieses Rail ohne Stromabnehmer
(Last) ja auch Bidirektional sein muss, sonst steigt das Rail ja auch
einfach an, wenn die Dioden ableiten.
Aber Dennoch vielen Dank Gerd! Du hast ja meine Annahme bestärkt :)
Klaus R. schrieb:> http://www.ti.com/interface/circuit-protection/esd-protection-and-tvs-surge-diodes/products.html#p1516typ=0.1;0.3
Die Helfen mir leider nicht weiter, denn sie Greifen einfach viel zu
spät!
Klaus R. schrieb:> Wenn Die Eingänge wirklich gefährdet sind dann mußt Du den einsetzen:> http://www.ti.com/lit/ds/symlink/sn74lvc8t245-q1.pdf>> Der Input hält bis 6,5 V aus.
Die kannst Du aber für schnelles LVDS knicken, die sind CMOS, optimiert
für 3.3V.
Gustl B. schrieb:> ich verwende TPD4E05U06> http://www.ti.com/lit/ds/symlink/tpd4e05u06-q1.pdf die sind schön klein,> lassen sich sehr gut routen und auch noch gut von Hand mit Heißluft> löten.
Für schnelles USB wunderbar, denn da müssen die Datenpins 5V aushalten
können. Hier helfen die nicht, denn lt. Datenblatt: DC Breakdown Voltage
6.4 V (Minimum)
Ich denke echte LVDS-Pins werden in vielen Fällen nicht so leicht
benutzerberührbar von außen zugänglich gemacht und müssen daher nicht so
strenge ESD- und DC-Überspannungsanforderungen erfüllen. Die findet man
meist auf Board-to-Board-Interconnects und ähnlichem tief innerhalb des
Geräts. Wenn doch, und man nimmt diesen Teil ernst und schummelt sich
nicht beim Test drumrum, dann muss man doch etwas mehr Aufwand
betreiben.
Gustl B. schrieb:> Das hier ist vielleicht noch ganz nützlich (Seite 20 und Folgende):> https://www.xilinx.com/support/documentation/user_guides/ug116.pdf>> Für mich als Laien liest sich das so, als würden die IOs auch ohne> externe Schutzdioden schon ziemlich viel aushalten.
UG116 schrob ich ja schon in meinem zweiten Post. Tabelle
Tabelle 17: "FPGA Logic and SelectIO Interface" (für LVDS an einer 1,8V
HP Bank) sind "nur" +/-150V. Hätte aber schon gerne mindestens das HMB
(Human Body Model) überstanden. - MM (Machine Model) wäre mir natürlich
noch lieber. 150V klingt nach viel, ist es aber bei ESD echt nicht!
LVDS schrieb:> Tabelle> Tabelle 17: "FPGA Logic and SelectIO Interface" (für LVDS an einer 1,8V> HP Bank) sind "nur" +/-150V. Hätte aber schon gerne mindestens das HMB> (Human Body Model) überstanden. - MM (Machine Model) wäre mir natürlich> noch lieber. 150V klingt nach viel, ist es aber bei ESD echt nicht!
Aber, dann ist es doch OK wenn die TVS Dioden bei 6,5 V durchbrechen.
mfg Klaus
Wir hatten mal das Problem bei 100MBit Ethernet mit PoE-Versorgung, dass
beim Ziehen des Kabels der PHY manchmal ausgestiegen ist.
Geholfen hat eine App-Note von Infineon, wonach wir eine TVS-Diode und
zwischen TVS-Diode und PHY noch 4R7 Widerstände verwendet haben.
Es kann sich durchaus lohnen, mal bei Infineon vorbei zu schauen.
PCB schrieb:> Geholfen hat eine App-Note von Infineon, wonach wir eine TVS-Diode und> zwischen TVS-Diode und PHY noch 4R7 Widerstände verwendet haben.
Hast du den Namen der AppNote? Hab so auf die Schnelle jetzt nichts
gefunden.
