Problem mit Schaltregler

Aufbau/Layout ist in solchen Fällen fast noch wichtiger als das 
Schaltbild.

Ach ja, aus eigener schlechter Erfahrung: Wie sah der Messaufbau aus, 
d.h. passiver/aktiver Tastkopf, Masseclip usw? In solchen Regionen 
kann's auch passieren, dass nicht (nur) das Signal selbst, sondern auch 
der Tastkopf munter mitschwingt.

Ich habe das Layout mal angehängt.

Gemessen habe ich mit einem Tektronix Tastkopf P3010, Masseclip an der 
Anode der Diode.

Die "Schwinger" sind wirklich vohanden, sie führen immerhin zur 
Erwärmung des Controllers. Entferne ich den MAX und speise die 
Versorgungsspannung über ein Labornetzteil ein, so gibts keine Probleme.

Ekschperde wrote:
> Datenblatt:
> Use a combination of low-ESR tantalum and ceramic capacitors for better
> transient load and ripple/noise performance.
>
> Man beachte den Plural :-)

Tantal + Kerko am Ausgang habe ich dran.

Ich habe das Problem gelöst, indem ich das Layout in die Tonne gedrückt 
und nochmal komplett neu designed habe.

Im Datenblatt stehen schon die richtigen Tips zum Layout Design drin, 
aber meine erste Umsetzung war anscheinend nicht gut genug :-)

> Praktisch muß man immer noch einen Linearregler hintendran
> schalten, um ein einigermaßen sauberes Schaltverhalten zu bekommen.

Naja, keine besonders schöne Lösung.

Tja, mal wieder das übliche...

Als erstes mal das übliche: Welche Schaltfrequenz? Bei 300kHz würd ich 
auf ne Spule von ca. 22-47yH tippen. Kommt aber auf die Strombelastung 
Deines Reglers an.
2. Du mußt darauf achten, das Deine Spule nicht in die Sättigung gerät! 
Die Strombelastbarkeit muß auf jeden Fall groß genug sein. ( Steht im 
Datenblatt der Spule, zur Not: Viel hilft viel, ist aber auch größer)

3. Layout: Eingangs-Kondensator so na, wie möglich an den Chip! Zu aller 
erst plazieren.
4. Layout: In seltenen Fällen ist ein Elko doch besser als ein 
keramischer Kondensator, weil der ESR der KERKOs so klein ist, das die 
Regeldifferenz für den Regler zu klein ist.
4. Layout: Die Sense-Leitung, bzw. Feedback-Leitung darf nicht unter der 
Drossel verlegt werden.
5. Laylout: Achte darauf das Du Power-GND von Analog-GND trennst! Also 
da, wo der Strom fließt, extra routen, AGND und PGND mittig unter dem 
Chip zusammenführen.

6. Layout: Leitung zwischen Spule und Chip, bzw. Schalt-Fet so kurz wie 
möglich.
7. Schau mal bei TI.com, die haben gute Design-Guides für Schaltregler.
8. Maxim ist immer recht blöd, Suche einen Regler von National oder 
Analog devices, oder TI oder Linear Technologie. ( ist Off-Toppic, aber 
meine Meinnung)

Thomas wrote:
> Ich habe dasselbe Problem. Diese Schaltregler sind theoretisch
> wunderbar. Praktisch muß man immer noch einen Linearregler hintendran
> schalten, um ein einigermaßen sauberes Schaltverhalten zu bekommen.


Nein, da muss kein Linear-Regler dran, das ist zu 100 Prozent Layout und 
Design!!!

Hallo!

Eine Lösung würde mich auch interessieren. Ich haben eine Platine 
designt auf der AD-Wandler Platz finden. Diese liefern am Ausgang ein 
Signal das mit ca. 200mV verrauscht ist sobald die Schaltung von einem 
Schaltregler mit Energie betrieben wird (am Eingang liegt natürlich ein 
lupenreines Signal an). Betreibe ich die Schaltung über mein 
Labornetzteil, dann ist kein nennenswertes Rauschen erkennbar.
Ist das einfach eine Eigenschaft der Schaltregler dass diese immer eine 
mit der Schaltfrequenz korreliertes, verrauschtes Ausgangsspannung 
abgeben?

Gruß,

     hhanff

Im Anhang mal die Loesung, so wie ich es damals realisiert habe. Der 
Ripple hat sich damit auf ca. 10-15mV reduziert.

Die Verwendeten Bauteile:

Diode: 1N5817
Spule: Wuerth, WE-PD-XL, glaube ich
Elkos: Reichelt standard

Gruss,
rweber