Gast
#1628650
Ich will 10 parallele Bits mit einer Taktrate von bis zu 66MHz über EINE optische Strecke übertragen. Derzeit nutze ich einen Serialisierer SN65LV1023/SN65LV1224. Dieser Schaltkreis bildet mir einen Datenstrom mit Startbit,10 seriellen Datenbits und Stopbit. Das Problem ist, das die optische Strecke an einigen Stellen AC-gekoppelt ist und meine Datebits durchaus mal für mehrere Sekunden 0000000000 oder ähnliche ungünstige Bitmuster ausweisen können. Jede Optische Datenübertagung, die ich gesehen habe, benötigt aber ein Verhältnis von 50% aus 0 und 1. Dies ist bei meinen Daten nicht der Fall. Wie könnte ich meine Daten Gleichtaktfrei bekommen? Mir sind folgende Ideen gekommen: -10 Scrambler in den parallelen Datenstrom vor den Serialisierer geschalten (Vorteil: Jede Scrambler muss nur 66Mbit aushalten) -einen Scrambler nach dem Serialisierer (Hier ist die Datenrate 800Mbit) -10b12b Coder (Nachteil: anderer Serielisierer notwendig, höhere Datenrate) -Jedes der parallelen 10 Datenbit mit 33MHz Invertieren, so dass immer einmal das nichtinvertierte 10bits gesendet werden und das nächste Datenwort invertiert gesendet wird. Dafür bräuchte ich einen IC mit 10 Eingängen, 10 Ausgängen und einen Schalteingang, welcher bestimmt ob die Ausgänge invetiert sind oder nicht. Am liebsten wäre es mir wenn ich einen Schaltkreis für Lösung 3 finden würde. Wie kann man mein Problem am besten lösen? Irgendwie richt es stark nach FPGA. Diesen wollte ich aber vermeiden weil ich mich in FPGAs erst einarbeiten muss. Ich hab schon im Internet gesucht, aber nur theoretische Berechnungen & Bücher aus der Nachrichtentechnik gefunden. Mich interessiert aber die praktische Realisierung.