Frage zu SRAM Ansteuerung

Gast #4075502
Lesenswert?

Hallo,
ich habe bei einer alten ISA ADC-Karte das Problem, ein fehlendes 
Bauteil zu Identifizieren. Ich vermute dass es ein Adress bzw. Daten 
-Latch ist. Ist das Plausibel bzw. könnte ein 74373 das Richtige sein ? 
Die Schaltung ist vermutlich aus den frühen Neunzigern mit einem MC6800. 
Gibt es da etwas wegen der CMOS Technik der anderen Bauteile zu beachten 
? z.B. Kein 74LS737 nehmen ?
Angehängte Dateien:
#4075571
Lesenswert?

holger schrieb:
> 74245

Der mit Sicherheit nicht. Pin 19 ist in der Schaltung ein Datenbit und 
beim 245 ist es Enable.

'573 oder '574 könnten passen. Der Speicher rechts besteht nur aus 
Eproms, also nur eine Datenrichtung. Leider ist der Schaltplan sehr 
unvollständig. An Pin11 müsste dann BHE angeschlossen sein - direkt oder 
über Logik.
Gast #4075647
Lesenswert?

febc schrieb:
> ich habe bei einer alten ISA ADC-Karte das Problem, ein fehlendes
> Bauteil zu Identifizieren.

War da sicher ein Bauteil drin? Macht irgendwie nicht viel Sinn, die 
zwei Hälften des Datenbus zu koppeln...

Möglicherweise ist das ein Sockel für eine Tochterplatine, wenn irgendwo 
die Adressleitungen auch noch angezapft sind könnte man damit eine 
Speichererweiterung ansteuern.
Gast #4075656
Lesenswert?

rmu schrieb:
> febc schrieb:
>> ich habe bei einer alten ISA ADC-Karte das Problem, ein fehlendes
>> Bauteil zu Identifizieren.
>
> War da sicher ein Bauteil drin? Macht irgendwie nicht viel Sinn, die
> zwei Hälften des Datenbus zu koppeln...
>
> Möglicherweise ist das ein Sockel für eine Tochterplatine, wenn irgendwo
> die Adressleitungen auch noch angezapft sind könnte man damit eine
> Speichererweiterung ansteuern.

Nein, es ist definitiv ein IC, habe die Schaltung Funktionsfähig mit 
einem IC an dieser Stelle gesehen. Von der Pin belegung her kann es ja 
nicht viel anderes als 74xx sein oder irre ich mich ?
(Firma: privat) #4076320
Lesenswert?

Es könnte ein PAL drin gewesen sein, dass irgendwie bei bestimmten 
16-bit-Mustern den Ausgang durchschaltet. Ich weiss aber 
zugegebenermassen nicht, wo PALs ihre GND und VCC pins haben. Wenn das 
so ist, dann hast Du keine Chance.

Was mich stutzig macht is die ~CE Ansteuerung aller einzelnen chips. Hat 
der 68k das bei 8-bit Zugriffen wirklich so gemacht?
(Firma: privat) #4076348
Lesenswert?

Ah, eben noch mal nachgelesen. UDS und LDS entscheiden über den Zugriff. 
Ob man das nun aus CE oder RE/WE decodiert ist eher egal.

Letzte Idee für die vorliegende Karte: der 68000 war damals recht teuer. 
Kann es sein, dass die Karte einen 8-bit Modus hat, bei dem eben auf 
Anfrage (Zugriff auf ein ungerades byte) der hi-Bus auf den lo-Bus 
durchschaltet? So könnte man die Karte optional am 68008 betreiben.
Gast #4076802
Lesenswert?

Matthias Melcher schrieb:
> Es könnte ein PAL drin gewesen sein, dass irgendwie bei bestimmten
> 16-bit-Mustern den Ausgang durchschaltet. Ich weiss aber
> zugegebenermassen nicht, wo PALs ihre GND und VCC pins haben. Wenn das
> so ist, dann hast Du keine Chance.
>
> Was mich stutzig macht is die ~CE Ansteuerung aller einzelnen chips. Hat
> der 68k das bei 8-bit Zugriffen wirklich so gemacht?

Danke für den Tip. Ich denke das wird es sein. Passt von der Pinbelegung 
exakt auf z.B. Reprogrammable CMOS PALC 16L8, 16R8, 16R6, 16R4
Macht von der Schaltung her auch Sinn. Vielen Dank an Alle.
Gast #4076846
Lesenswert?

febc schrieb:
> Matthias Melcher schrieb:
>> Es könnte ein PAL drin gewesen sein, dass irgendwie bei bestimmten
>> 16-bit-Mustern den Ausgang durchschaltet. Ich weiss aber
>> zugegebenermassen nicht, wo PALs ihre GND und VCC pins haben. Wenn das
>> so ist, dann hast Du keine Chance.
>>
>> Was mich stutzig macht is die ~CE Ansteuerung aller einzelnen chips. Hat
>> der 68k das bei 8-bit Zugriffen wirklich so gemacht?
>
> Danke für den Tip. Ich denke das wird es sein. Passt von der Pinbelegung
> exakt auf z.B. Reprogrammable CMOS PALC 16L8, 16R8, 16R6, 16R4
> Macht von der Schaltung her auch Sinn. Vielen Dank an Alle.

Der 68k benötigt auf den Adressen 0x0...0x7 der Reset Vector, die 
Einsprungadresse ins EPROM. Wenn man ab 0x0 SRAM hat muss man da also 
mit der CS-Logik ein bischen tricksen um das EPROM in den Bereich zu 
spiegeln und das SRAM-wegzuschalten. Das kann über PLDs gemacht werden. 
Jetzt hat aber Dein System nur SRAM, wie will der 68k also starten wenn 
er Code ab 0x0 erwartet?

Was ein PLD aber am DATEN-Bus dazu machen soll noch dazu mit den 
Eingängen erschließt sich mir nicht.

rgds
(Firma: privat) #4076883
Lesenswert?

6A66 schrieb:
> Der 68k benötigt auf den Adressen 0x0...0x7 der Reset Vector, die
> Einsprungadresse ins EPROM. Wenn man ab 0x0 SRAM hat muss man da also
> mit der CS-Logik ein bischen tricksen

Achnaja, ich glaube nicht, dass das der Grund für den Chip ist, denn 
nirgendwo ist ersichtlich, dass diese Karte auf die Adresse 0 gemappt 
wird. Die ~CS Logik ist ja nicht gezeichnet.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren