Fünfache Frequenz von 32769Hz genau einstellen MSP430

vicki Gast #1041876
Lesenswert?
• ▲
▼ 
Hallo Leute,

ich versuche gerade eine Clock-Frequenz von 32.768Hz x5 einzustellen. 
Also das  Fünfache der 32768 Hz. Ich verwende den Msp430F5418, aber das 
dürfte eine allgemeine Frage sein.
Mit dem DCO klappt beim besten Willen nicht.
Ich habe den vorhandene FLL benutzt mit den folgende Einstellungen:
   UCSCTL1 = DCORSEL0;
   UCSCTL2 = FLLN2;  //  (4 + 1) * 32768 = 163840Hz
Was an dem MCLK (default für DCO) raus kommt ist alles aber nur nicht 
163840 Hz.
Habt Ihr irgendwelche Ideen wie man so was generell macht? Eventuell was 
ich falsch mache?
Dankeschön im Voraus
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Christian R. #1041893
Lesenswert?
• ▲
▼ 
Hast du denn einen 32,768 kHz Quarz an XIN und XOUT angeschlossen? Hast 
du die Bits für SREF_x im Register UCSCTL3 entsprechend gesetzt? Und 
hast du anschließen die Takte auch auf den DCO-Takt geschaltet?

Schau mal in msp430x54x_UCS_2.c in den Code-Examples, da steht drin, 
welche Register du alles umstellen musst.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
vicki Gast #1041939
Lesenswert?
• ▲
▼ 
P7SEL |= 0x03;                            // Select XT1
   UCSCTL6 &= ~(XT1OFF);                     // XT1 On
   UCSCTL6 |= XCAP_3;                        // Internal load cap
   UCSCTL4 |= SELA_0 + SELS_4 + SELM_4;
   UCSCTL1 = DCORSEL0;
//fdco wird durch den FLL stabilisiert
   UCSCTL2 = FLLN2;
   UCSCTL3 = SELREF0;


Hoffe das hilft.
Danke
Antwort Zitieren Bearbeiten Löschen Beitrag melden
vicki Gast #1042460
Lesenswert?
• ▲
▼ 
Hi Christian,

Erst mal Danke für deine Vorschläge!

Ich habe die Lastkapazität weg, die Reihenfolge der Initialisierung 
geändert hat sich nichts getan.
Ich habe die FLNN bits auch wild geändert, einfach nur um zu sehen was 
passiert. Es tut sich nichts bei FLLN0 FLLN1 FLLN2 (zusammen oder 
getrennt), erst bei FLLN3 bekomme ich ungefähr 540khz. (?????)
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Alex Gast #1047457
Lesenswert?
• ▲
▼ 
Hallo,

mal was allgemeines. Bevor du die Taktquelle/FLL Referenz umschalten 
kannst solltest du sicherstellen, dass das OFIFG (Oscillator Fault 
Interrupt Flag) gelöscht ist. Falls nein, musst du alle Fault Flags in 
UCSCTL7 löschen und das OFIFG löschen.
Erst nachdem das UCS Fehlerfrei ist kann man Änderungen im UCS machen.
Das ganze ist im Kapitel 3.2.12 Unified Clock System Module Fail-Safe 
Operation beschrieben.

mfg Alex
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren