megaAVR0 - Was ist die VPORT Besonderheit?

Veit D. schrieb:
> Also was man mit denen mehr/anders machen kann als mit den regulären
> Ports.

Dass sie im unteren Adressbereich liegen, in dem IN, OUT, SBI und CBI 
funktionieren.

Vielen Dank.

Veit D. schrieb:
> Ich habe ein Verständnisproblem was die Vports besonders macht.

Nichts.
Ist wohl nur Werbegeschwurbel.
Die Ports waren schon in den classic AVRs bitweise setzbar. Nur bei den 
großen ist im unteren IO-Bereich kein Platz mehr, z.B. für Port H, J, K, 
L im ATmega2561.

Neu ist an den megaAVR0 nur, daß die Ports noch zusätzlich in den 
Memorybereich gespiegelt sind. Welchen Nutzwert das haben soll, 
erschließt sich mir nicht.

Peter D. schrieb:
> Neu ist an den megaAVR0 nur, daß die Ports noch zusätzlich in den
> Memorybereich gespiegelt sind. Welchen Nutzwert das haben soll,
> erschließt sich mir nicht.

Dann solltest du mal ein paar Antworten lesen.

Beitrag "Re: megaAVR0 - Was ist die VPORT Besonderheit?"

Falk B. schrieb:
> Dann solltest du mal ein paar Antworten lesen.
>
> Beitrag "Re: megaAVR0 - Was ist die VPORT Besonderheit?"

Eine Begründung für das zusätzlich Mapping in dem MEM-Bereich finde ich 
dort aber nicht.
Da steht auch nur, daß sie das können, was bereits die classic ATmega 
konnten:
"Dass sie im unteren Adressbereich liegen, in dem IN, OUT, SBI und CBI
funktionieren."

Peter D. schrieb:
> Da steht auch nur, daß sie das können, was bereits die classic ATmega
> konnten:

Der Unterschied: bei Xmega und Mega0 können nur noch die Vports das, 
alle anderen sind zu groß und zu weit weg. Damit nun nicht die Situation 
entsteht wie in den von dir genannten ATmegas, bei denen du auf den 
"oberen" PIOs gar keine Chance mehr hast auf die schnellen IO-Befehle, 
hat man das beim Xmega flexibel gemacht: standardmäßig liegt keine 
einzige PIO mehr im "günstigen" Bereich, aber dafür eben die Vports, die 
du als Alias auf eine beliebige, dir in deinem Kontext wichtige PIO 
mappen kannst.

Dass die Vports auch über MMIO noch erreichbar sind, ist einfach nur ein 
Artefakt der Architektur: IO-Ports waren beim AVR ja grundsätzlich auch 
alternativ über MMIO erreichbar.

Hallo,

habe mich heute nochmal mit Ports befasst.  :-)

Man hat mit den vielen Registern viel mehr Möglichkeiten zur Auswahl. Ob 
das immer sinnvoll ist waage ich auch langsam zu bezweifeln, da sich 
manche Möglichkeiten überschneiden und keinen Vorteil bieten. Aber was 
solls, die Register sind nun einmal da. Dafür kann man schön mit den 
Offsets zur Base rechnen.

"langsam" takten auf 4MHz Niveau kann man mittels
OUTSET/OUTCLR oder OUTGL oder IN.
Effekt ist bei allen der Gleiche.
Nimmt man die VPORTS mittels OUT (0/1) oder IN
ist man wieder auf 8MHz Speed.
Alles mit Clock 16MHz.

Cool finde ich das SlewRate Feature was in allen Fällen funktioniert.
Ich messe 10-12ns Rise/Falltime. Einstellung gilt immer für den 
kompletten Port. PORTx_PORTCTRL = PORT_SRL_bm;

Da die Core Independant Peripherals wesentlich mehr Adressen brauchen 
gibt es die VPORTs damit man für die GPIO auf allen Ports die 
Instruktionen benutzen kann die nur die untersten 32 bytes ansprechen 
können. Die wurden sogar noch etwas aufgepeppt (mich hat schon immer 
gestört das cbi/sbi 2 Cyklen brauchen). Das steht so auch im Datenblatt. 
Ich muss ehrlich sagen ich bin von den neuen Atmega und AVR-DA 
begeistert. Wenn sie jetzt noch die Hardwarebugs ausbügeln würden wäre 
es noch besser.

Wichtiger ist m.E. an der Sache, dass man Atomarität bekommt. (BTW: man 
hat jetzt ja auch immer 4 GPIOR in dem Bereich),

Wenn die jetzt noch eine atomares swap() zweier Bytes in den Core 
einbauen würden ...

eor rq,rp
eor rp,rq
eor rq,rp

reicht völlig so oft kommt das nicht vor

Peter S. schrieb:
> eor rq,rp
> eor rp,rq
> eor rq,rp
>
> reicht völlig so oft kommt das nicht vor

... ähm, und wo ist das jetzt atomar????