Baustein mit 8-Bit Register gesucht

ATMega8 :)

Der hat sogar ein paar Pins mehr kann mehr und hat sogar 32
Register auch wenn nicht alle für alle Dinge benutzt werden können
und besitzt auch viel mehr Funktionen als einfache I/O Dinge.
Wie schnell soll das ganze denn von statten gehen?
Je nach dem Fällt dann ein µC raus.

ohne Reset:

http://www.datasheetcatalog.org/datasheets/70/248178_DS.pdf

mit Reset

2 X

http://www.datasheetcatalog.org/datasheet/philips/74HC_HCT174_CNV_2.pdf

Hi

>Nach einem Takt wird der 8-Bit Eingangswert zum Registerinhalt addiert
>und auf dem Ausgang ausgegeben. Der Reseteingang setzt das Register auf
>Null.

Als TTL/CMOS mit Sicherheit nicht.

MfG Spess

ups:

>zum Registerinhalt addiert

habe ich überlesen. sorry

@Gast

Der ATMega8 ist ein guter Vorschlag. Leider aber zu langsam.

@Z8

Der Eingangswert soll mehrfach addiert werden.

---

Es würde mit zwei 4-Bit Addierern 74HCT83 und einem 8-Bit Latch 74HCT573 
gehen. Aber ab drei Bausteinen beginnt ja schon ein "TTL-Grab".

@Martin H.
Wie schnell muss es denn sein?

@all

Da haben sich ein paar Beiträge gekreuzt.

Vielen Dank für eure Antworten und Informationen.

Wäre ja auch zu schön gewesen, dies in einem Baustein zusammengefaßt zu 
bekommen.

@Peter

2,4 MHz Taktfrequenz

@Martin H.
> 2,4 MHz Taktfrequenz

Warum ist dir dann ein Mega8 zu langsam?

@Peter

20 MHz / 2,4 MHz = 8 1/3 Takte


Mit deiner Frage deutest du schon an, daß du weißt wie es mit den paar 
Takten geht. Nur raus damit!

Ein fertiges IC mit diesen Funktionen ist mir nicht bekannt. Ein GAL
würde die funktionellen und zeitlichen Anforderungen aber erfüllen.
Ein 16V8 könnte schon ausreichen.

Mit einem Mega8 geht das natürlich auch. Allerdings braucht er nach
meinen Überlegungen 6 Zyklen pro Schleifendurchlauf, so dass er für
2,5MHz Signalfrequenz mindestens mit 14,4MHz getaktet werden muss, was
wiederum einen externen Quarz oder Oszillator erfordert, der zusätzlich
Platz braucht.

Programmier dir doch einen CPLD: z.B. XC 9536 oder -XL (bei 3,3 V).
Klein, preiswert und sparsam.

Ich schrieb:

> Allerdings braucht er nach meinen Überlegungen 6 Zyklen pro
> Schleifendurchlauf,

Hoppla, da hatte ich den Takteingang vergessen (der Reset war
berücksichtigt). Dann werden's wohl ein paar Zyklen mehr. Aber besonders
elegant ist die AVR-Lösung in meinen Augen sowieso nicht ;-)

Die Frage ist noch wann der Eregniss am Ausgang vorhanden sein soll. Es 
würde ja auf jeden Fall mit einem µC verzögert erscheinen. Gibt es auch 
einen Ausgangstakt?

Einen Ausgangstakt gibt es nicht.

lLoop:
 in    reg,        datenport        ; 1T
 sbis  statusport, takt             ; 2T
 add   reg,        reg              ; 1T
 sbis  status,     reset            ; 2T
 clr   reg,        reg              ; 1T
 out   datenport,  reg              ; 2T
 rjump lLoop                        ; 2T

maximale Laufzeit 11 : Takte 20MHz / 11 -> 1,8 MHz

schade !!!

Ein ATmega geht nicht aber ein LPC2000 oder ARM7?

A. K. schrieb:

> Bist du sicher, dass ein 16V8 einen 8-Bit Adder hinkriegt?

Nein, sonst hätte ich nicht " könnte ausreichen" geschrieben ;-)

edit:

>out   datenport,  reg              ; 1T

jetzt sind schon 2MHz mit einem ATmega 88

evtl habe ich noch was übersehen? Schaut mal bitte drüber!

Z8 schrieb:

> maximale Laufzeit 11 : Takte 20MHz / 11 -> 1,8 MHz

> jetzt sind schon 2MHz mit einem ATmega 88

sbis und der jeweils nachfolgende Befehl brauchen zusammen jeweils 2
Zyklen, unabhängig davon, was das Ergebnis der Prüfung ist), damit wären
wir schon bei 8 Zyklen, d.h. es geht :)

Aber: Martin hätte wahrscheinlich gerne Flankentriggerung für den
Takteingang, da sonst bei länger anliegendem aktiven Taktpegel der Wert
unkontrolliert hochgezählt wird. Dann klappt es mit den 8 Zyklen doch
nicht :(

@Z8

Im Programm ist der Wurm drin. Ein 8-Bit Port des ATMega8 soll als 
Eingangsport dienen, ein zweiter 8-Bit Port als Ausgangsport.

Helmut Lenzen schrieb:

>> Bist du sicher, dass ein 16V8 einen 8-Bit Accumulator hinkriegt?
>> Könnten die Terme eng werden.
>
> Das geht in einem 16V8 nicht rein. Habe ich vor Jahren schon mal
> versucht.

Schade. Ja, dann wird's wohl doch eher ein CPLD ala XC9536 werden, das
aber eigentlich schon wieder etwas oversized ist.

@A. K.

Danke für den Tipp mit dem 74HC283 und dem 74HC283.

@Läubi:

Die Idee mit dem nicht zurückkehrenden Interrupthandler finde ich
etwas hackish, aber cool :)

Der Einwand von A. K. ist aber nicht ganz unbegründet, da im
Adressraum des RAMs eben auch die I/O- und Datenregister liegen.

Von der Zeitdauer bin ich mir auch nicht ganz sicher, ob das klappt:
Der Interrupthandler braucht für IN, ADD, OUT und SEI 4 Zyklen. Im
Datenblatt steht:

  "The instruction following SEI will be executed before any pending
  interrupts."

Also wird auch der RJMP (2 Zyklen) noch vor dem nächsten Interrupt
ausgeführt. Erst jetzt kommt der eigentliche Interrupthandler-Aufruf,
der noch einmal 4 Zyklen dauert.

Das macht zusammen 10 Zyklen, oder habe ich mich vertan?

> Das macht zusammen 10 Zyklen, oder habe ich mich vertan?

Edit: Du kannst natürlich den SEI vor den OUT schreiben, dann sollte
zumindest dieses Problem behoben sein :)

Edit 2: Bei 8 Zyklen für die vollständige Ausführung eines Interrupts
hat man ja noch 0,33 Zyklen übrig. Diese könnte man dazu nutzen, in
einem periodischen Timerinterrupt mit relativ großer Periodendauer den
Stackpointer (zumindest dessen H-Byte) zurückzusetzen. Dann ist zwar die
Verzögerungszeit nicht mehr konstant, aber im Mittel können die 8,33
Zyklen eingehalten werden.

Ich gebe aber keine Garantieo darauf, dass das wirklich funktioniert ;-)

Edit 3: Das Rücksetzen des Stackpointers muss nicht in einem
Timerinterrupt, sondern kann auch einfach zwischen dem OUT und der
Endlosschleife im INT1-Handler geschehen. Dort vergrößert das Rücksetzen
die Verzögerungszeit überhaupt nicht.

> .org INT1addr     ; 4 - 5 Takte Interupt
Es Dauert zwar 4-5 Takte bis man dort ist, aber wenn man in der ISR kann 
ja schon der nächste Takt kommen, damit sollte auch noch seit für ein 
RETI sein.

prx schrieb:

>Gegeben hat das mal, 4bittig allerdings. '482 und '681 beispielsweise.
>Sind aber heute allenfalls noch in irgendeinem Museum zu finden. Der
>SN74S482 dürfte in manchen Minicomputern der 70er gesteckt haben.

74LS181 gibt es bei Angelika (0,87 EUR)

MfG    Rainer

>Autor: Martin H. (Gast)
>Datum: 27.04.2009 16:50

>@Z8

>Im Programm ist der Wurm drin. Ein 8-Bit Port des ATMega8 soll als
>Eingangsport dienen, ein zweiter 8-Bit Port als Ausgangsport.

kleingeist. :)

Hi Läubi ..,
hab ich nicht verstanden. !

Ich kommentiere mal alle Befehle, die normal
nicht ausgefüht werden aus.

lLoop:
 in    reg,          datenINport      ; 1T
 sbis  statusport,   takt             ; 2T
 add   reg,          reg              ; 1T
 sbis  status,       reset            ; 2T
; clr   reg,          reg              ; 1T
 out   datenOUTport, reg              ; 1T
 rjmp lLoop                           ; 2T

20 MHz / 9 Takte -> 2,23 MHz

Das normale Aufsummieren geht mit 2,2MHz.

Schade, reicht immer noch nicht ! :(

Hi Läubi .. (laeubi),

dann haben wir es doch :) -> M48/88
Herzlichen Dank Z8

ups keine Abfrage des Reset-Pins!?

@Holger T.

Du hast recht, zwei LS385 erfüllen die Funktion. Es sieht aber so aus, 
daß der Baustein nicht an jeder Ecke zu haben ist.

Hi

Es gibt noch eine andere Möglichkeit: 64k- EPROM und Register. Acht 
Adressleitungen werden mit den Registerausgängen und die anderen acht 
mit den EPROM-Ausgängen verbunden. Die entsprechenden Speicherstellen 
enthalten die zugehörigen Summen. Ein Reset liesse sich über das 
Register und OE und Pull-Down-Widerstände realisieren. Vielleicht noch 
nicht
100%-ig ausgegoren. Aber so in der Richtung.

MfG Spess

Hi

>Nur ist ein EPROM auch nicht kleiner als 2 Adder.

Welche Adder? Soll er jetzt nun doch ein Museum ausrauben? Zumindest 
lässt sich mein Vorschlag mit BEs realisieren, die in jeder besseren 
Bastlerkiste rumliegen. Und Schnell genug ist es auch.

MfG Spess

Hi

>Den 74HC283 gibt es auch ohne Raubzug, ganz banal bei Reichelt.

Ok. Aber für die Aufgabenstellung langt das nicht ganz. Das ist dann 
auch noch etwas Logik notwendwendig.

MfG Spess

8 Bit getaktetes Register : 74364
2 * 4 Bit Volladierer: 74283

Das hier mit einm µC zu lösen ist vergleichbar emit die 200m bis zum 
Bäcker mit dem Auto zu fahren.
Es geht aber ........

> Schade. Ja, dann wird's wohl doch eher ein CPLD ala XC9536 werden, das
> aber eigentlich schon wieder etwas oversized ist.

Ich fasse es nicht!
Das Ding kostet mich bei Abnahme von 160 Stück (1 Tray) 70 ct, was schon 
teuer sein dürfte. Im Einzelhandel wird er vielleicht das dreifache 
kosten.
Dafür spart er Leiterplattenfläche, Verdrahtung und die Beschaffung von 
Uralt-Logikgattern. Das Ding addiert in Windeseile und nicht so 
lahmarschig wie ein Prozessor. Außerdem macht die Implementierung des 
Entwurfs in den Stein wesentlich mehr Freude als das Leiterplattenmalen.
Fehler werden durch Überprogrammieren behoben.



 Oh GOTT!

Bernd G. schrieb:

>> Schade. Ja, dann wird's wohl doch eher ein CPLD ala XC9536 werden, das
>> aber eigentlich schon wieder etwas oversized ist.
>
> Ich fasse es nicht!
> ...
> Oh GOTT!

Jetzt aber :)
Warum denn so fassungslos?

Lies noch einmal meinen Beitrag von oben durch. Ich hatte den XC9536
weder mit Uralt-Logikgattern noch mit lahmarschigen Prozessoren
verglichen. Das "schade" bezog sich vielmehr darauf, dass man die
Aufgabe nicht mit einem 16V8-GAL lösen kann, das von der Anzahl der Ein-
und Ausgänge exakt passen würde und bzgl. Kosten, Leiterplattenfläche
und -layout eindeutig Vorteile gegenüber dem XC9536 hätte.

Von den Fähigkeiten des XC9536 wird hier nur ein Bruchteil genutzt,
deswegen schrieb ich "etwas oversized", womit ich aber nicht ausdrücken
wollte, dass es keine sinnvolle Lösung ist. Ob letztendlich das CPLD
oder die drei Logik-ICs das Optimum darstellen, hängt davon ab, ob man
dem Platzbedarf oder den Kosten den Vorrang gibt (beim XC9536 sind auch
die Kosten für die Programmierung zu berücksichtigen).