Systematik der STM32 internen Peripherie

OP #7466471
Lesenswert?

Hallo zusammen,

zu meinen favorisierten STM32 µC gehört hauptsächlich die G4 Serie. Die anderen Serien kenne ich nicht wirklich. Durch ein aktuelles Projekt kommt die G0 Serie ins Spiel. Nun frage ich mich nach der Systematik der internen Peripherie.

Sind bspw. die Gruppen der Timer

  • advanced control timers
  • general purpose timer (1)
  • general purpose timer (2)
  • basic timers

denen dann die Timer 1 - 17 zugeordnet werden, immer gleich.

Zu beobachten ist ja, dass innerhalb einer Serie die Register-map für alle Timer gleich sind, aber von den unterschiedlichen Gruppen nicht alle Register benutzt werden.

In unterschiedlichen Serien sind die Register-maps (bsp. G0 zu G4) weniger umfangreich bzw. die eine eine Teilmenge des anderen.

Gibt es da eine Systematik? Ist das irgendwo beschrieben?

OP #7466481
Lesenswert?

Harry L. schrieb:

Wilhelm M. schrieb:

Ist das irgendwo beschrieben?

Die Details zu den verschiedenen Timern finden sich im Referenz-Manual und die Zuordnung der tatsächlich vorhandenen Timer im Datenblatt es jeweiligen Chip.

Ach was ;-) Hätte ich nicht gedacht ...

An dem was ich oben geschrieben habe, kannst Du unschwer erkennen, dass ich da schon reingeschaut habe, und genau deswegen frage ich hier.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren