STM32F439 - embedded Flash

Die Antwort findest du auf Seite 84 des Datenblatts

http://www.st.com/st-web-ui/static/active/en/resource/technical/document/datasheet/DM00077036.pdf

"Memory map"

Im Bereich 0x0000 0000 - 0x001F FFFF liegt der Bootbereich, kann auhc in 
den RAM gespiegelt werden.
0x0020 0000 - 0x07FF FFFF ist "reserved", in dem Bereich ist also 
tatsächlich einfach nichts. bei einer späteren Version mit mehr Fash 
könnte das Flash zum Beispiel da rein verlegt werden.

Kenne ich, aber das zeigt mir ja nur das was ich schon geschrieben habe.

Welchen Bereich muss ich dann im Scatter File für meinen Programmcode ( 
+RO)
angeben ? Den ab 0x0000 0000 oder den Bereich, in dem der Flash liegt 
0x0800 0000 ?

2. [x]

FS-embd schrieb:
> Den ab 0x0000 0000 oder den Bereich, in dem der Flash liegt
> 0x0800 0000 ?

STM32F Flash liegt ab 0x0800... (zumidest bei den mir bekannten F1, F4, 
F7).

rgds

Ja da liegt der Flash.
Ich verstehe aber nicht ganz, wann oder ob ich den Bereich ab 0x0000 
0000 im Scatter File überhaubt verwenden muss. Mein Programmcode liegt 
im internen Flash.

Vielen Dank für deine Erklärung.

Vielleicht kannst du mir noch bei einer anderen Frage weiterhelfen:

Ich habe gelesen:

"The DMA has its own data bus which is wired to the 128 kB nin CCM-SRAM. 
Also it is not possible to use the Non CCM SRAM for both the DMA and 
Core at the same time. "

Der STM32F439 besitzt drei SRAM Bereiche. Einmal 112kB, 16 kB und 64 kB.
Wenn mein DMA beispielsweise sehr oft Daten über einen UART in den SRAM 
lädt, kann es ja zu Verzögerungen kommen, wenn der Core auf den gleichen 
SRAM Block zugreifen möchte.
Bezieht sich diese Einschränkung auf alle drei Bereiche oder kann ich 
beispielsweise einen festen Bereich für den DMA in den 64 kB SRAM Block 
legen legen, während alles andere vom Core auf diesen Block nie zugreift 
?

Ich meine wenn der DMA den 64 kByte SRAM blockiert, sind dann auch die 
zwei anderen blockiert oder kann der Core auf diese ohne Einschränkung 
gleichzeitig zugreifen ?

FS-embd schrieb:
> "The DMA has its own data bus which is wired to the 128 kB nin CCM-SRAM.
> Also it is not possible to use the Non CCM SRAM for both the DMA and
> Core at the same time. "
>
> Der STM32F439 besitzt drei SRAM Bereiche. Einmal 112kB, 16 kB und 64 kB.

Du solltest schon etwas aufmerksamer lesen.
Zum einen hat der ..439 mehr RAM und CCM ist für DMA tabu. Siehe 
Abschnitt: Multi-AHB bus matrix

Ja, der hat drei SRAM Bereiche, mit CCM 4. Deshalb frage ich ja, ob Core 
und DMA auf zwei Blöcken parallel arbeiten können ohne sich gegenseitig 
zu blockieren.

Das DMA nicht auf CCM zugreifen kann habe ich geschrieben. Leider ist 
ein Rechtschreibfehler mit drin. Das sollte non CCM-SRAM heißen.