SRAM und Latch für Xmega

Tim Gast #1357857
Lesenswert?
• ▲
▼ 
Hallo ich suche gerade eine SRAM und eine Latch für den xmega128a1

Der EBI läuft mit max 64Mhz d.h. 15ns also brauche ich ein Latch und ein 
SRAM der das mit macht (ich kann natürlich auch den speed runter 
schrauben aber das beim RAM is bissl blöde)

Darum hab ich mir dies hier raus gesucht:

SRAM: S61LV5128AL-10KLI

* SRAM 4MB 512K X 8 3V 10NS, 61LV5128
* Speichertyp:SRAM
* Schnittstellentyp:Asynchronous
* Speichergröße:4Mbit
* Speicherkonfiguration:512K x 8bit
* Zeit, Zugriff:10ns
* Anschlussart:SMD
* Gehäusetyp:SOJ
* Spannung, Ucc(V):3.3V

Vorteil:
* SOJ gehäuse
* 3,3V
* 10ns

Latch: SN74AHC373PW
* LATCH, D TYPE, OCTAL, SMD
* Logikfunktion:Octal D-Type Latch
* Logic IC Familie:AHC
* Logic IC Basisnummer:743734
* Spannung, Versorgung min.:2V
* Spannung, Versorgung max.:5.5V
* Gehäusetyp:TSSOP


Was haltet hier von dieser zusammen stellung?
Läuft der gcc mit 512kb ext. speicher?
möchte gerne dort den heap drauf laufen lassen.

PS. ich bin mir bewust was 512k ram an einen µc beteutet. :) danke
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Thomas #1357861
Lesenswert?
• ▲
▼ 
was meinst du mit EBI? Da die XMEGAs mit 32 MHz laufen daurn die meisten 
Befehle 31 nSek oder übertaktest du ihn auf 64 MHz? Aber selbst da wirst 
du keinen SRAM mit 10 nSek brauchen da du ja erst die Adresse im SRAM 
setzen musst und danach die Lese/Schreibbefehle übermittelst.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Tim Gast #1357865
Lesenswert?
• ▲
▼ 
Der EBI takt ist 2x Clk2PER (in meinen fall 32Mhz) = 64Mhz

Ich will mir mit dem ram eine möglichkeit offen halte das ganze ohne 
Latch zu machen.

1/64mhz ist 15ns also finde ich das ein 10ns angebracht ist?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Tim Gast #1357869
Lesenswert?
• ▲
▼ 
oh sry

>was meinst du mit EBI?

EBI ist der External Bus Interface der ist zuständing für das ansteuern 
des SRAM/SDRAMs.

Ohne Latch dauert ein Write genau 5 ClkPER2 (64Mhz) und ein read 4 
ClkPER2.

Beim Read ist z.B. der Datenbus nur 1 ClkPER2 gültig.

Daher denke ich das ein 10ns nötig ist

Hier die DB und link:

SRAM: 
http://de.farnell.com/integrated-silicon-solution-issi/is61lv5128al-10kli/sram-4mb-512k-x-8-3v-10ns-61lv5128/dp/1077675

Latch: 
http://de.farnell.com/jsp/search/productdetail.jsp?sku=1287456&N=0
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren