Nicht angeschlossene Versorgungspins erlaubt?

Ok, verstanden. Alle Versorgungspins müssen angeschlossen werden.

Lothar Miller schrieb:
> 2. Im Idealfall wird dann noch jedes Vcc-GND Pärchen abgelockt. Von
> dieser 2. Regel kann zur Not auch mal abgewichen werden.

Laut UG393 muss es sich gar nicht um eine Ausnahme handeln, sondern man 
kann im Normalfall so vorgehen. Die Frage bleibt aber: Wie verteile ich 
die Kondensatoren?

Verbinde ich die alle mit einem Versorgungspin? Wahrscheinlich nicht. 
Verbinde ich die so, wie es mir beim Layouten gerade in den Kram passt? 
Verteile ich die gleichmäßig auf VCCO/0/1/2/3 und VCCAUX? Falls ja, 
berücksichtige ich dabei, wie stark welche Bank verwendet wird?

Lothar Miller schrieb:
> 2. Im Idealfall wird dann noch jedes Vcc-GND Pärchen abgelockt. Von
> dieser 2. Regel kann zur Not auch mal abgewichen werden.

Lass dir von deinem AG mal eine Schulung beim Dirks/Eigelsreiter 
sponsern, dann denkst du über die Regel anders. ;)

Lothar Miller schrieb:

> 2. Im Idealfall wird dann noch jedes Vcc-GND Pärchen abgelockt. Von
> dieser 2. Regel kann zur Not auch mal abgewichen werden.

Das PCB selbst ist ein Kondensator (metallflächen durch dielektrika 
getrennt). Mit einem richtigen ground-plane konzept kann man jedes 
Päärchen abblocken ohne diskrete C zu bemühen und durch die nötigen 
Zuleitungen zu den C den Vorteil wieder zu verlieren.

Corinna Condensa schrieb:
> Das PCB selbst ist ein Kondensator (metallflächen durch dielektrika
> getrennt). Mit einem richtigen ground-plane konzept kann man jedes
> Päärchen abblocken ohne diskrete C zu bemühen und durch die nötigen
> Zuleitungen zu den C den Vorteil wieder zu verlieren.

Du bist ja ein ganz schlauer. Hast du mal ausgerechnet, wie viel 
Kapazität so ein Planepaar mitbringt?

Lothar S. schrieb:
> Anonymus, sorry aber es ist eine Sie! Zu schwierig für Dich?

Wers glaubt...

Lothar S. schrieb:
>> Du bist ja ein ganz schlauer.
>
> Anonymus, sorry aber es ist eine Sie! Zu schwierig für Dich?
>
> Grüße Löti

Bist du der neue Blockwart vom Dienst? (s. auch OT)

Kann mir jemand bei meiner Frage weiterhelfen? Wie layoutet ihr denn 
Eure FPGA Schaltungen?

@Lothar: Machst Du tatsächlich an jedes Pärchen die ganze Reihe an 
Abblockkondensatoren? Xilinx schlägt ja immerhin 4 Stück vor! Bei einem 
Virtex o.ä. besteht Dein Board ja irgendwann nur noch aus Kondensatoren! 
Falls nein, wo führst Du zusammen?

Auch, wenn Du pro Pin nur den kleinsten Kondensator spendierst, musst Du 
ja bei den nächstgrößeren die Zusammenführung machen.

Ich schau mir grad ein paar Evalboards an die passen so garnicht zu dem 
was der Layouter so rät....

Lt. Layout-Experte kommt es im wesentlichen auf kurze Anschlüße an, 
sonst verliert man den Vorteil der C. Kann also ein C nur weit weg 
platziert werden, kann man ihn genausogut weglassen. Deshalb ist der 
PCB-C wie von Corinna schon genannt so empfohlen. Hält zwar kaum 
Ladungen, dafür aber  direkt vor Ort.

Gelegentlich wird das mit einer Speicherhierarchie erklärt, kleine C's 
direkt dran zum Flanken stützen, dann mittlere C's die die kleinen C's 
über mehrere Pulse stützen, und dann "große" C die die mittleren 
stützen. Und an besten auf der Rückseite des PCBS direkt unterm BGA. So 
hat dann der Layouter an jedem Päärchen einen C in "so klein wie wir 
können" gesetzt und an den Ecken und wo mehr Platz ist dann auch die 
größeren. C's direkt auf den (gepluggten)
Vias und dergleichen hat er sich einfallen lassen. Funktionierte auch 
ganz gut.

Jetzt schau ich mir ein paar Eval-boards (z.B 
http://www.digilentinc.com/Data/Products/NEXYS3/Nexys3_rm.pdf S.3) an 
und siehe untern dem FPGA kein einziger C, alle deutlich nach außen 
gezogen! Billigmasche?

Paar interessante Links dazu:
http://eecatalog.com/intel/files/2012/11/121130_automotive_3.jpg
http://eecatalog.com/intel/2012/11/30/analyze-automotive-pcb-layouts-efficiently-with-simulation/
http://www.hdl.co.jp/XCM-206/bot.800.jpg
http://www.hdl.co.jp/en/index.php/products/xilinx-series1/spartan-6/xcm-206-tp.html
http://www.ohio.edu/people/starzykj/webcad/Current_Projects/solar/index05_files/PCB_back.jpg
http://www.ohio.edu/people/starzykj/webcad/Current_Projects/solar/
http://blog.akkit.org/2011/02/21/cnc-controller/

MfG

Lothar Miller schrieb:
> Was mich an der Sache der Herren Dirks am ehesten stört, ist das
> prophetenhafte (und zudem sehr marketingorientierte)
> Sendungsbewusstsein.

Was sind das denn für Schulungen und was lernt man da?

Lothar Miller schrieb:

>> Jetzt schau ich mir ein paar Eval-boards an und siehe untern dem FPGA kein
>> einziger C, alle deutlich nach außen gezogen! Billigmasche?
> Klar ist das billiger, weil einseitig bestückbar. Ich habe auch solche
> Designs am Laufen, und wenn nur wenige Ausgänge gleichzeitig schalten
> geht das sogar ganz ohne Blockkondensatoren. Nur darf in solch einem
> Design dann keiner auf die Idee kommen, viel und gleichzeitig im FPGA zu
> machen.

Grad weil deine Annahmen über das Board und Verwendungszweck nicht 
zutreffen, ist das Design der Evalboards (bspw. Xilinx Spartan3 
Starterkit) verwunderlich:
-zweiseitig bestückte Platine
-mehrere parallelel Busse (2xSRAM)

Allerdings werden "große" SMD eingesetzt (0805), mirscheinen die 
Zuleitungen dennoch unnötig lang. Ich legs mal auf dem Scanner dann kann 
man drüber diskutieren , ob's gutes oder schlechtes Design ist.

Lothar Miller schrieb:
>> dann denkst du über die Regel anders.
> Was mich an der Sache der Herren Dirks am ehesten stört, ist das
> prophetenhafte (und zudem sehr marketingorientierte)
> Sendungsbewusstsein.

Das hat wohl etwas damit zu tun, dass er an einer Art Dogma rüttelt:

Seit etwas 30 Jahren kleben die Schaltungsentwickler diese 
100nF-Keramikkondensatoren an die Supply-Pins. Im Grunde wird jedes 
Bauteil auf der Platine dimensioniert und man kann begründen, warum man 
Bauteil X gewählt hat, aber die 100nF sind in jeder APPNOTE drin. Aber 
warum gerade 100 nF?

Und dann kommen die Leute aus der Schulung und sollen diese alte 
Gewohnheit auf einmal (Situationsbezogen) ablegen bzw. trauen sich das 
nicht und das geht beim Menschen nicht so einfach (OT Dirks: 
Beamtendreisatz).

Und da scheint eine "marketingorientierte" Argumentationsweise hilfreich 
zu sein, denn die Schulungsteilnehmer hängen an den nicht mehr 
zeitgemäßen Methoden (100nF hat vor 30 Jahren wunderbar funktioniert).

Angstkondensator schrieb:
> Lothar Miller schrieb:

> Das hat wohl etwas damit zu tun, dass er an einer Art Dogma rüttelt:
>
> Seit etwas 30 Jahren kleben die Schaltungsentwickler diese
> 100nF-Keramikkondensatoren an die Supply-Pins. Im Grunde wird jedes
> Bauteil auf der Platine dimensioniert und man kann begründen, warum man
> Bauteil X gewählt hat, aber die 100nF sind in jeder APPNOTE drin. Aber
> warum gerade 100 nF?

Stimmt nicht, lt. Appnote für den Virtex-5 sind 0.22 uF und 33uF und 
andere auf dem PCB vorzusehen, nicht die Rede von 100 nF.

Dogma ist auch was anderes, so könnte man ja auch die Vorherschaft des 
rechten Winkels im Häuserbau des Dogmatismus bezichtigen. Oder die 2V5 
Versorgungsspannung oder die 75 Ohm Terminierung/Kabel oder das 2,54 mm 
Raster oder die Mindestprofiltiefe von Reifen von 4 mm (reichen bei 
modernen Randbedingungen wie ABS nicht auch 3,33) ...

Und zu "jedes Bauteil dimensioniert" wer hat schon mal seine 
Pull-Widerstände berechnet?! Vielleicht noch inklusive BE-Toleranzen und 
derating ....

Lothar Miller schrieb:
> Denn zumindest alle aktuellen Appnotes sehen (soweit möglich) pro
> Versorgungspärchen einen Kondensator (im Bereich um 10..47nF) vor...

Ich frag jetzt mal ganz unbedarft: Kannst du nachvollziehen, warum 10 nF 
oder 47 nF oder gar 100 nF?

Angstkondensator schrieb:
> Lothar Miller schrieb:
>> Denn zumindest alle aktuellen Appnotes sehen (soweit möglich) pro
>> Versorgungspärchen einen Kondensator (im Bereich um 10..47nF) vor...
>
> Ich frag jetzt mal ganz unbedarft: Kannst du nachvollziehen, warum 10 nF
> oder 47 nF oder gar 100 nF?

Ich sag man so: Als Ingenieur hat man zuerst Dinge zu machen die 
funktionieren. Dazu benutzt man seine eigene und Erfahrung dritter 
(Empfehlungen,Applications Notes, user Guides): Mit 100 nF läufts und 
gut ist. Schaltung kreieren die nicht stabil laufen ist nicht 
Arbeitsszweck eines Ing..

Man muß nicht nachvollziehen warum und wie schnell einem falsch 
beschalteten Transitor die Kappe hochgeht. Wers nicht glaubt, kanns 
ausprobieren, aber dafür wird man nicht bezahlt.

Franzi Farad schrieb:
> Ich sag man so: Als Ingenieur hat man zuerst Dinge zu machen die
> funktionieren.

Als Ingenieur sollte man wissen, was man tut. Appnotes nachbauen kann 
JEDER.

Lothar Miller schrieb:
> Angstkondensator schrieb:
>> Lothar Miller schrieb:
>>> Denn zumindest alle aktuellen Appnotes sehen (soweit möglich) pro
>>> Versorgungspärchen einen Kondensator (im Bereich um 10..47nF) vor...
>> Ich frag jetzt mal ganz unbedarft: Kannst du nachvollziehen, warum 10 nF
>> oder 47 nF oder gar 100 nF?
> Ich das jetzt einfach mal: Ja.
> Denn das ist schließlich kein Hexenwerk.
> Sondern simpelste Physik. Sonst könnte man es weder berechnen noch
> simulieren.

Dann schreib mal zwei, drei inhaltliche Sätze dazu. Ja, es ist 
"simpelste Physik", aber dann verstehe ich deine Skepsis nicht.

Angstkondensator schrieb:
> Franzi Farad schrieb:
>> Ich sag man so: Als Ingenieur hat man zuerst Dinge zu machen die
>> funktionieren.
>
> Als Ingenieur sollte man wissen, was man tut.

Weiss ich doch, ich halte mich an Empfehung und an die Erfahrung dritter 
und bau so mit 99,999% ein Dings das tut.

> Appnotes nachbauen kann
> JEDER.

Nope, es gibt Leute die können nicht mal ein IKEA-Möbel nach Anleitung 
nachbauen.

VG

Franzi Farad schrieb:
>> Appnotes nachbauen kann
>> JEDER.
>
> Nope, es gibt Leute die können nicht mal ein IKEA-Möbel nach Anleitung
> nachbauen.

Und darauf bildest du dir was ein?

Angstkondensator schrieb:
> Franzi Farad schrieb:
>>> Appnotes nachbauen kann
>>> JEDER.
>>
>> Nope, es gibt Leute die können nicht mal ein IKEA-Möbel nach Anleitung
>> nachbauen.
>
> Und darauf bildest du dir was ein?

Bist du eine ELIZA?  (http://de.wikipedia.org/wiki/ELIZA)

Lothar Miller schrieb:
> Angstkondensator schrieb:
>> Dann schreib mal zwei, drei inhaltliche Sätze dazu.
> Was willst du hören?
> Impedanzverläufe von Kondensatoren und Leitungsinduktivitäten sollten
> einem ein Begriff sein. Und dass man weiß, wofür die Blockkondensatoren
> eigentlich da sind. Und das wars im Großen und Ganzen eigentlich schon.
> Damit bekommt man 99,9% der Schaltungen problemlos ans Laufen.

Dirks zielt ja nicht auf die Funktion, sondern geht den Schritt weiter 
zur EMV (und Zuverlässigkeit). Schön, wenn eine Schaltung zwar 
funktioniert, aber nicht durch die EMV kommt.

Lothar Miller schrieb:
>> es ist "simpelste Physik", aber dann verstehe ich deine Skepsis nicht.
> Welche Skepsis denn? Die gegenüber der von den Herren Dirks gepredigten
> "Multilayer mit abgestimmten Kondensatorgruppen und sonst nichts"?
> Ja, da bin ich skeptisch, ob die begeisterten Ingenieure, die da aus dem
> Seminar herauskommen, das zuhause dann auf ihrer Baugruppe auch
> angewendet bekommen.

Ich hab ja geschrieben, dass Dirks gegen den Beamtendreisatz anpredigen 
muss:

1. Das haben wir immer so gemacht!
2. Das haben wir noch nie gemacht!
3. Da könnte ja jeder kommen!

Jedenfalls wirken diese 100nF-Blockkondensatoren (Oder welchen Wert man 
da auch immer nimmt) nicht breitbandig. Meist haben die ihr 
Impedanzminimum bei ca. 20MHz und je nach Via kann man das noch nach 
unten verziehen. Heutige Bausteine ziehen aber den Strom hochfrequenter 
und wenn da die Kondensatoren bereits hochohmig werden geht der Nutzwert 
stark zurück.

Die Lösung mit kleineren Bypasskondensatoren kann nach hinten losgehen, 
wenn man die ungünstig kombiniert bekommt man eine Resonanzüberhöhung.

Dikrs Ansatz ist es die Spannungsversorgung breitbandig niederohmig zu 
machen und somit das EMV-Verhalten zu optimieren.

Eigelsreiter hat das in der Praxis umgesetzt und die Kondensatorgräber 
unter den FPGAs weggelassen mit dem Ergebnis, dass die EMV gut war und 
die Stabilität der Spannungsversorgung stabiler war, als die der 
Evalboards des FPGA-Herstellers.

Also warum es nicht gleich richtig machen und bei einer durchdacht 
ausgelegten Spannungsversorgung die dann vollkommenen überflüssigen 
Kondensatorgräber weglassen?

Angstkondensator schrieb:
> Eigelsreiter hat das in der Praxis umgesetzt und die Kondensatorgräber
> unter den FPGAs weggelassen mit dem Ergebnis, dass die EMV gut war und
> die Stabilität der Spannungsversorgung stabiler war, als die der
> Evalboards des FPGA-Herstellers.

Mit welchen Testszenarion (Ecktemperaturtest?, Pseudo random test 
pattern?, BE-derating, ..) wurde die Stabilität nachgewiesen? Welche 
Parameter zeichnen die Stromversorgungen der getesten boards (low 
drop-out/remote sensing/PWM regulator) resp deren Anbindung (Breite 
PowerPlanes, Layer-Stack)aus ? Welche Margin verblieb bis zum Ausfall?

Was für den einen die Praxis, ist für den andern nur ein Antesten unter 
Laborbedingungen. Oder agr eine Simualtion mit vereinfachten Modellen.

Grüße,

Franzi Farad schrieb:
> Angstkondensator schrieb:
>> Eigelsreiter hat das in der Praxis umgesetzt und die Kondensatorgräber
>> unter den FPGAs weggelassen mit dem Ergebnis, dass die EMV gut war und
>> die Stabilität der Spannungsversorgung stabiler war, als die der
>> Evalboards des FPGA-Herstellers.
>
> Mit welchen Testszenarion (Ecktemperaturtest?, Pseudo random test
> pattern?, BE-derating, ..) wurde die Stabilität nachgewiesen? Welche
> Parameter zeichnen die Stromversorgungen der getesten boards (low
> drop-out/remote sensing/PWM regulator) resp deren Anbindung (Breite
> PowerPlanes, Layer-Stack)aus ? Welche Margin verblieb bis zum Ausfall?

Die Aussage bezog sich auf die Bausteinpufferung. Eigelsreiter hat 
einfach einen "größeres" (frag mich jetzt nicht nach exakten Zahlen) 
Schieberegister im FPGA generiert und mit einer Eins-Null-Folge 
gefüttert. Also quasi etwas gebaut, was den Worst-Case-Fall recht nahe 
kommt und somit recht viele synchrone Schaltvorgänge erzeugt. 
Eigelsreiters Board hat diesen Fall klaglos mitgemacht, das 
Hersteller-Eval ist "ausgestiegen". Zu Details musst du ihn schon selbst 
fragen, der Kunde scheint jedenfalls mit der Stabilität im Praxiseinsatz 
zufrieden zu sein.

Angstkondensator schrieb:
> Die Aussage bezog sich auf die Bausteinpufferung. Eigelsreiter hat
> einfach einen "größeres" (frag mich jetzt nicht nach exakten Zahlen)
> Schieberegister im FPGA generiert und mit einer Eins-Null-Folge
> gefüttert. Also quasi etwas gebaut, was den Worst-Case-Fall recht nahe
> kommt und somit recht viele synchrone Schaltvorgänge erzeugt.
> Eigelsreiters Board hat diesen Fall klaglos mitgemacht, das
> Hersteller-Eval ist "ausgestiegen".

Lange Schieberegister mit T-FF am Eingang "produzieren" in erster Linie 
viel Verlustwärme. Wenn da ein FPGA "aussteigt" sollte man als erstes 
sicherstellen das es nicht an mangelnder Entwärmung lag. Evalboards 
werden meines Wissens gern ohne Kühlkörper resp Konvektionsverstärker 
(Miefquirl) betrieben.

Das führt uns zur spannenden Frage wie man ein Versagen der Bufferung in 
Praxis nachweisen kann? Flankensteilheit an den IO's messen scheint mir 
da zielführender als auf das "Aussteigen" des FPGA's zu warten.

Gruß

Der Ausstieg über Thermische Verluste würde aber erst nach einer 
gewissen Zeit erfolgen. Ich vermute mal, das wäre aufgefallen. Die 
Platinen hatten beide afik keinen Kühlkörper. Der Ausstieg war wohl 
unmittelbar nach dem Booten.

Die Taktfrequen der FFs war auch nicht zu hoch, ich meine etwa 60 oder 
80 MHz, also nichts was an die Grenzen der Flankensteilheit geht. (Ich 
kann mir auch gut vorstellen, dass man hier ein paar Frequenzen 
durchprobiert hat bis man eine Schwachstelle getroffen hat).

Intern haben FPGAs auch ein paar Kapazitäten, sonst würden z.B. die 
SERDES-Gruppen erst recht keine zweistelligen GHz-Taktraten auf den Weg 
bringen können.

Lothar Miller schrieb:
> Max G. schrieb:
>> Wenn nun noch (z.B.) drei weitere Bauteilwerte dazukommen,
>> sind das in der Fertigung drei Reels mehr.
> Das ist mit in erster Ordnung egal, denn es ist ein PAL (Problem anderer
> Leute).

Oh, da gibt es das probate Mittel "Design for manufactoring" dann is das 
ganz schnell dein Problem, resp. das des Entwicklers. Wenn sich der 
Produktionsleiter weigert das Design als produzierbar im gegeben Budget 
freizugeben und noch vor dem Start mit dem bösen F-wort droht 
("Fertigungsstop") dann ist das ganz schnell ein Problem der Entwicklung 
(wenn auch nur eines von vielen ;-))

Oder der controller rechnet dir die Lagerhaltungskosten vor, der 
richtige Controller kann auch kleinere Eurobeträge teuflisch groß 
erscheinen lassen ...

http://en.wikipedia.org/wiki/Design_for_manufacturability

Lothar Miller schrieb:
>> Oh, da gibt es das probate Mittel "Design for manufactoring" dann is das
>> ganz schnell dein Problem, resp. das des Entwicklers.
> Nur, wenn sich der Ingenieur vom Betriebswirt über den Tisch ziehen
> lässt...


?? Ne dem Betriebswirt is "Design for manufactoring" ein Buch mit Sieben 
siegeln. Der Leiter der Produktion insbesonders der Chef von Bestücker 
(meist selbe Ingenieure)
wird die Produktionsfreigabe verweigern, wenn er mehr reel-feeder 
nebeneinanderstellen soll als er Platz im Keller hat. Oder mehr als der 
Bestücker in einem Rutsch verarbeiten kann und für 3 Rollen muss alles 
umgerüstet werden und neu durchlaufen ....

Für den interessierten Laien, so schaut ein Bestücker mit feeder aus:
http://www.thesmtsource.com/2013/01/manncorp-mc-385v1v-single-head.html


MfG

Lothar Miller schrieb:
>> so schaut ein Bestücker mit feeder aus:
> Kenne ich. Es gibt grössere Automaten... ;-)
>
> Wenn ich meine Schaltung aber nur nur diesen 3 zusätzlichen Bauteilen
> (es muss gar nicht sein, dass die "zusätzlich" drin sind, die können ja
> schon verwendet sein wie der legendäre 100nF Kondensator auch)
> zuverlässig zum Laufen bringen werde, was mache ich dann? Ich beuge mich
> dem Gejammer des Betriebswirts oder dem Gezeter des Fertigers? Hört sich
> durchaus nach einem probaten Weg an... :-/

Natürlich nicht, wenn es läuft dann läuft es und der Punkt Feeder Anzahl 
verkleiner kommt auf die Liste für das nächste Layout, resp. für die 
kostenoptimierte Variante. Dazu eine grobe aber ehrliche Abschätzung was 
eine Änderung an Aufwand/Kosten erwarten lässt, und die Fertigung kann 
mal die Ersparniss berechnen, insbesonders ab wann es sich nicht mehr 
lohnt zu Optimieren. Bei Stückzahlen von um die hundert für die 
Gesamtserie lohnt sich die Diskussion eh meist nicht.

Persönlich finde ich den Einwand berechtigt, lieber Standard-teile 
verwenden, Grundregel beherzigen und ordentlich testen statt mit 
teurerer Spezialsoftware "optimalste" Dimensionierungen ermitteln. Wie 
sagt der Fahrlehrer
"Fahr los bei Grün und wart nicht darauf das es Grüner wird" ;-)

Max G. schrieb:
> Ein weiterer Grund: die 100nF hat man meist sowieso irgendwo in der
> Schaltung. Wenn nun noch (z.B.) drei weitere Bauteilwerte dazukommen,
> sind das in der Fertigung drei Reels mehr. Damit macht man sich nicht
> eben beliebt.

Prinzipiell versucht man eh den Bodycount niedrig zu halten.

Wenn ich z.B. für mein aktuelles Design unter dem BGA mal eben 5 dutzend 
Keramikondensatoren weglassen kann, weil eh überflüssig spart das 
entsprechend kosten in der Bestückung. (Hinzu kommt, dass nicht 
vorhandene Keramikondensatoren nicht brechen können und somit keine 
Kurzschlüsse verursachen).

Ich kann Angstkondensator (Gast) nur zustimmen.

Ich habe in meiner letzten Firma über 15 Jahre lang nach Dirks 
entkoppelt, mit dem Vorteil deutlich seltener nach Inbetriebnahme oder 
EMV-Test ins Redesign zu müssen als die Kollegen, die das nicht machen 
wollten.
(Irgendwann wurde beschlossen, es müssen alle so machen, weil die 
Ehrenrunden zu viel Zeit und Geld kosteten.)
Drei bis fünf abgestufte X7R-Kondensatoren für eine Fläche von 4 * 4 cm² 
für alle ICs, die da drauf passen! Die fünf Werte kann man sogar 
festlegen, wenn der Entwickler die Fläche einigermaßen einhält. Das wird 
die Anzahl der Gurte in der Fertigung nicht so dramatisch erhöhten. Und, 
die Kosten für Dutzende 100nF Kerkos sind auch nicht Null. Außerdem kann 
mir keiner erzählen, dass es außer 100nF-Kondensatoren keine weiteren 
Werte mehr in der Firma gibt!
Und, weiter oben wurde schon gesagt: Der Flächenkondensator wirkt 
oberhalb einiger 100 MHz und ist nicht durch einen diskreten Kondensator 
zu ersetzen. Bei der angegebenen Fläche geht die Wirkung über 1GHz 
hinaus.

Es gibt auch Nachteile dieses Verfahrens:
- Moderne BGA-Bausteine sind vollflächig mit Balls ausgestattet. Je nach 
Layoutmöglichkeiten gibt das möglicherweise einen Schweizer Käse durch 
die GND- und Powerplanes. Dann funktionieren die nicht mehr besonders 
toll und man ist wirklich im Nachteil.
- Auch die kleinen Kondensatoren müssen X7R sein, keinesfalls gehen 
solche mit hoher Güte.
- u.U. benötigt man für die Flächenkondensatoren mehr Lagen als beim 
konventionellen Entkoppeln - die bekommt man nicht immer.
- man ist immer im Zwiespalt mit den Applikationsschriften der 
Hersteller. Eine Diskussion darüber erübrigt sich auch, denn die haben 
keine Erfahrung mit der Methode. Wenn was nicht geht, dann ist's erst 
mal die anders gewählte Entkopplungsmethode!
- dasselbe gilt, wenn man die Auslegung mit den Kunden diskutieren muss.

Die drei letzten Punkte halten mich leider heute davon ab, es weiter so 
zu machen.

Dass zur Entkopplung immer noch nur die 100nF-Kondensatoren auftauchen, 
wundert mich auch. Ich führe das auf die Technik vor 40Jahren zurück - 
da war der Wert noch angebracht und seither hat keiner mehr darüber 
nachgedacht.

Lothar Miller schrieb:
> Und die eine Kondensatorgruppe pro 16cm2 macht mehr Sinn

Die Größe ist ein Kompromiss zwischen der erreichbaren höchsten 
Frequenz, bei der die Entkopplung (und damit die Unterdrückung der 
Abstrahlung) noch wirkt (Fläche möglichst klein) und der erreichbaren 
Kapazität des Plattenkondensators (Fläche möglichst groß). Bei kleinen 
Flächen jedoch muss in der Kondensatorgruppe auch ein noch relativ 
kleiner C dabei sein - und den gibt es nicht in X7R.
In dem Zusammenhang habe ich bei meiner Aufzählung der Nachteile noch 
vergessen:
- man muss auch Isolationsdicken zwischen den Planes von 50µ oder max. 
70µ zur Verfügung haben. Ja, die gib es, je dünner desto besser, aber 
eben auch entsprechend teurer ...
- manche ASCIs und die meisten FPGAs benötigen zwei, drei oder mehr 
Versorgungsspannungen und im Worst Case benötigt man für jede Spannung 
ein eigenes Planepaar. Daher kommt natürlich auch die Aussage, dass 
unter 10 Layer meist nichts geht.

> Dass zur Entkopplung immer noch nur die 100nF-Kondensatoren auftauchen,
> wundert mich auch. Ich führe das auf die Technik vor 40Jahren zurück -
> da war der Wert noch angebracht und seither hat keiner mehr darüber
> nachgedacht.

Durch Wiederholungen wird eine Falschausage auch nicht besser. In 
aktuellen Datenblättern tauchen die 100 nf keinesfalls als (einzige) 
Lösung auf. In den letzten Jahren wurde viel von vielen über die C's 
nachgedacht und nachgemessen, der hier öfters zitierte Herr ist weder 
Pionier noch Messias. Eine solche missionarische Überhöhung schadet der 
Glaubwürdigkeit mehr als sie nützt.

MfG