Gast
#319548
Hallo, ich habe ein kleines Problem mit der Schaltung im Anhang: An sich ist das ein einfacher Teiler bestehend aus (nicht wie die im Bild angegeben AC-Typen) einem 74HCT74 (Dual FF) und einem 74HC11 (Daual AND3). Der negierte Ausgang des FF geht an das UND-Gatter (die beiden anderen Eingänge liegen auf High). Der Ausgang vom UND geht zum Eingang des FF. Beide Logikbausteine haben 100nF Abblockkondensatoren. Ungenutzte Eingände habe ich auf GND gelegt. Ist eine Einseitige Platine, daher habe ich keine Massefläche. Bei 1MHz funtioniert die Schaltung noch wie sie soll. Der Takt (GFPCLK) wird sauber geteilt und das resultierende Rechtecksignal sieht auch richtig gut aus. Letztenendes soll die Schaltung aber mit ungefähr 50 MHz betrieben werden. Und da sieht der Takt am Ausgang (ist die Pixelclock für ein Display) dann extrem schlecht aus (viele Überschwinger), sobald ich das Display anschließe. Hat jemand eine Idee, was ich da machen könnte? Ich habe schon mit verschiedenen Serienwiederständen in den einzelnen Leitungen experimentiert - mit mäßigem Erfolg - aber vielleicht habe ich einfach noch nich den richtigen Wert gefunden. Gibt es da Erfahrungen, welche Werte sich gut machen? Manchmal erhalte ich auf dem Display fast ein Bild, wenn ich eine Messleitung an die Taktleitung anschließe. Das ist ja eigentlich eine Kapazität. Sollte ich damit auch mal experimentieren? Ich bin für jeden Rat dankbar!
Angehängte Dateien:
-
teiler.JPG
(10 KB)
