VCC (3,3V) Fläche oder Routen

Eine gefüllte Versorgungslage ist meist die bessere Variante.

Immer erst routen, danach füllen. So ist sichergestellt, dass der Strom 
eine geeigneten Rückweg hat. Sonst kann es passieren, dass man sich mit 
vias die Querschnitte so weit runter drückt, dass nicht mehr genug Strom 
fließen kann. Man ungewollt Leiterschleifen baut oder Block 
Kondensatoren nutzlos werden. Auch sind hochfrequente Anteile bestrebt 
den gleichen Weg zurück zu nehmen, auf dem sie zur Senke gekommen sind, 
wohingegen niederfrequente Anteile versuchen den Weg des geringsten 
Widerstandes zu finden. Durch das gezielt routen aller elektronischen 
Verbindungen kann man dieses Probleme schon im voraus vermeiden. Durch 
das füllten der Flächen verbessert man anschließend automatisch die 
Situation. Aber natürlich nur unter der Voraussetzung, dass man Layout 
Richtlinien beachtet und Isolationsabstände einhält.

> Sollte ich einfach die gesamte Lage mit VCC füllen

Ja, in jedem Fall.

Nein, nicht in jedem Fall. Es gibt Bauteile unter denen man kein Kupfer 
haben will. Bei Quarzen kann das zum Beispiel die Anschwingreserve 
reduzieren. Bei induktivitäten wird die Güte beeinflusst, etc.

Ich habe zwar keine Ahnung was du da auf deiner Leiterkarte verbauen 
willst, wenn ich aber etwas schnellere Mikrocontroller verbaue und mit 
zwei Lagen nicht mehr auskomme würde ich auch erst mal eine komplette 
Versorgungslage anstreben.

Wobei 20MHz ja fast noch Gleichstrom sind-aus HF- und EMF-Sicht 
jedenfalls.

Den Schaltregler würde ich lieber mit zwei anstatt eines Vias anbinden 
(gleiches gilt für Abblockkondensatoren). Eine niedrige Impedanz ist 
hier wünschenswert.

Wühlhase schrieb:
> Wobei 20MHz ja fast noch Gleichstrom sind-aus HF- und EMF-Sicht
> jedenfalls.

Ein Rechtecksignal mit 20 MHz hat theoretisch eine sehr große Bandbreite 
im Frequenzbereich. Die Bandbreite wird hauptsächlich von der 
Anstiegszeit der Flanken bestimmt. Im EMV sieht man dann plötzlich bei 
ein paar Hundert MHz gezappel. Bei den potenten FPGA Ausgängen (die 
können z.T. 2A treiben) scheppert es gerne mal. Die laden die 
Leitungskapazität ein bisschen schnell umladen. Darum sieht man in 
lahmem SPI oder SDIO auch gerne mal 10 Ohm in Serie in der Taktleitung.

Chris K. schrieb:
> Immer erst routen, danach füllen.

Oder einfach nichts sonst auf die Fläche packen. Das sollte man sich 
generell angewöhnen auf Versorgungsflächen einfach nicht zu routen.

Chris K. schrieb:
> Nein, nicht in jedem Fall. Es gibt Bauteile unter denen man kein Kupfer
> haben will. Bei Quarzen kann das zum Beispiel die Anschwingreserve
> reduzieren. Bei induktivitäten wird die Güte beeinflusst, etc.

Naja das sind wohl die seltenen Fälle und vieles in diesem Cutout-Thema 
ist eher Esoterik oder Dogmatik. Früher hat man unter Spulen Ausschnitte 
in der Massefläche gemacht weil man Angst vor Induktion in die Masse 
hatte. Diesen Blödsinn lässt man heute zum Glück üblicher Weise weg. 
(Sonderfälle mag es geben im HF- oder Analogbereich).

Meistens ist die Kupferfläche VCC-GND ein Segen weil sie einen 
Plattenkondensator bildet der von seiner Performance (ESR/ESL) als 
diskretes Bauelement kaum zu realisieren ist.

Test schrieb:
> Chris K. schrieb:
>> Immer erst routen, danach füllen.
>
> Oder einfach nichts sonst auf die Fläche packen. Das sollte man sich
> generell angewöhnen auf Versorgungsflächen einfach nicht zu routen.

Chris meint das nicht für Versorgungsflächen auf eigenen Layern, sondern 
für zwischen Leitungen geflutete Flächen. Da müssen Engstellen und 
Umwege vermieden werden. Ich route da nicht wirklich, sondern im Kopf, 
aber wenn man die Stromflüsse in den gefluteten Flächen nicht 
überschauen kann hilft es schon, die Verbindungen auch real zu routen.

Auf jeden Fall muss man die fertig gerenderten Flächen mit 
entsprechendem "HF-Blick" inspizieren.

Absolut einzuhaltende Regel: über oder unter einer Leiterbahn 
kontrollierter Impedanz darf die Referenzfläche keinerlei Unterbrechung 
aufweisen!

Georg

Auch Versorgungsflächen kann man sich mit vias ruinieren. Bei HDI 
Platinen mit blind und burried Vias ist die Gefahr besonders hoch, da 
man dort beim lagenwechsel verspringen muss.