Bitte um Hilfe (Layout)

I²C Bus funktioniert verammt schlecht ohne Pullup Widerstände. Je nach 
Speed 10k oder 4k7 nach 3,3V Versorgung.

Das Routing sieht suboptimal aus, z.B. die 100nF Abblock-C sind wenig 
wirksam. War das etwa der Auto-Router..?

Stell mal die Layoutdatei ein, damit man sinnvoll ändern kann ohne 
gleich alles neu zu zeichnen... Natürlich beide, also BRD und SCH!
Ingo

Jim M. schrieb:
> War das etwa der Auto-Router..?

Das sieht 100% nach Autorouter aus, kein Mensch würde solche Umwege und 
unnötigen Layerwechsel verlegen.

Peter D. schrieb:
> Das sieht 100% nach Autorouter aus
Sicher. Allein, wenn ich mir den ins Auge stechenen Leiterzug ansehe, 
der links vom C2 weggeht. Oder dieser Krampf mit dem roten Bogen um den 
U$1  AS5510.

nik3d schrieb:
> Verbesserungspotenziale
Mach dieses schnuckelige kleine Layout selber. Verlege zuerst die 
Versorgung so, dass die Bausteine allse sinnvoll angeschlossen und 
entkoppelt sind. Ohne brauchbare Versorung (und vor allem Masse) kann 
eine Schaltung nicht zuverlässig funktionieren. Die paar restlichen 
Signale bekommst du locker unter. Das geht bei geeigneter 
Positionierung(!!) und mit bedrahteten Bauteilen sogar einseitig, aber 
wenn du eh' schon SMD-Bauteile drauf hast, dann machs doppellagig und 
nimm 1206 oder 0805 Kondensatoren zur Entkopplung und nicht solche 
Riesendinger. Das gilt auch für die 100k Widerstände: größer geht kaum 
noch...

C1 im neuen Layout würde ich noch kürzer unter die IC Fassung legen. 
Oder auf die Rückseite unter das IC.
Ansonsten (habe ich hier durchs Forum gelernt) wäre es besser, den KerKo 
masseseitig kürzestmöglich anzubinden und Ub die längere Strecke zu 
lassen, damit bei Schwankungen nicht die Masse wegläuft, sondern der 
Ripple auf Ub auftritt. Ansonsten gibt es bei Analoganwendungen und im 
Extemfall bei Logikpegeln Probleme.
R2 an Stelle von R1, und R1 in einer Linie nach rechts rücken. Dann hast 
du mehr Platz für Masse und nicht das Nadelöhr.
Masse unter dem Spannungsregler als Fläche so groß wie möglich, damit 
die Abwärme weg kann.
Die Anbindung von C3 und C4 ist sehr gut, da sich Zu- und Ableitungen an 
den Pads sternförmig treffen.

Warum führst Du die Leiterbahnen immer auf der Unterseite erstmal von 
den Thruhole-Pads weg und machst dann eine Durchkontaktierung, statt die 
Leiterbahn direkt auf der Oberseite an das Pad anzuschließen? Das ist 
m.M. nach völlig überflüssig und sorgt u.A. auch für eine schlechte 
Anbindung von C1.

Habe ich mich zuerst auch gefragt. Aber vielleicht ätzt er ja selber und 
kann nicht chem. durchkontaktieren. Die DIL Fassung von oben löten zu 
müssen ist dann blöd.

Thomas E. schrieb:
> Warum führst Du die Leiterbahnen immer auf der Unterseite erstmal von
> den Thruhole-Pads weg und machst dann eine Durchkontaktierung, statt die
> Leiterbahn direkt auf der Oberseite an das Pad anzuschließen?

Wenn er selber ätzt, und deswegen keine durchkontaktierten Bohrungen 
hat, und den bauteil von oben nicht löten kann, macht das Sinn.

Andernfalls hast du natürlich vollkommen recht.

Edit: wenige Sekunden zu spät ;-)

Naja, wenn er selber ätzt und manuell durchkontaktiert, sollte er 
vielleicht versuchen, das Layout noch etwas zu optimieren, um weniger 
Durchkontaktierungen zu haben. Bei der aktuellen Größe der 
Durchkontaktierungen bezweifele ich aber auch, daß sich das mit 
"Hausmitteln" vernünftig machen lässt. Fassungen mit gedrehten Kontakten 
lassen sich nach meiner Erfahrung auch ganz hervorragend von oben löten. 
Die Pads sollten dafür aber deutlich größer sein, schon wegen der 
mechanischen Stabilität der Lötstellen. Mit diesen kleinen Restringen 
reißt ohne galvanische Durchkontaktierung das Pad vermutlich schon beim 
Bohren von der Platine.
Und beim Layouten auch ruhig mal z.B. die Oberseite ganz ausblenden, 
dann sieht man schnell, daß die Leiterbahnen auf der Unterseite noch mit 
deutlich weniger Umwegen verlegt werden können.

nik3d schrieb:
> Sieht das Routing ... so besser aus?
Sind die Versorgungsleiterbahnen DEUTLICH BREITER als normale Signale?

Gerald B. schrieb:
> Aber vielleicht ätzt er ja selber und kann nicht chem. durchkontaktieren.
> Die DIL Fassung von oben löten zu müssen ist dann blöd.
Dann sollte man aber mal schauen, ob es nicht sinnvoll wäre, einzelne 
SMD-Bauteile unten zu bestücken...

Lothar M. schrieb:
> Dann sollte man aber mal schauen, ob es nicht sinnvoll wäre, einzelne
> SMD-Bauteile unten zu bestücken...

C1 wäre für mich so ein Kandidat :-)

Lothar M. schrieb:
> Dann sollte man aber mal schauen, ob es nicht sinnvoll wäre, einzelne
> SMD-Bauteile unten zu bestücken...

Genau! Vermutlich wäre es am Besten, hier alle SMD-Bauteile auf der 
Unterseite zu plazieren, evtl. kommt man dann ganz ohne DK aus.

Thomas E. schrieb:
> Vermutlich wäre es am Besten, hier alle SMD-Bauteile auf der
> Unterseite zu plazieren

Hmmm... da würde ich eher beim ATtiny auf SMD-Bauform wechseln, und nur 
die Pfostenleiste von unten bestücken.

Da für den Tiny kein ISP Header on Board ist, statt dessen ein 
DIL-Sockel, vermute ich mal, das er den extern proggt. Das ist mit einem 
SO8 dann etwas frickelig. Besonders, wenn mal die Software nachträglich 
geändert werden soll. Es gibt beim Chinamann dafür Aufsatzzangen und 
auch Programmiersockel, aber so isses Anwender/Anfängerfreundlicher ;-)

das ist natürlich kein schlechtes Argument ;-)

Mein vorläufiger Layoutvorschlag mal auf die Schnelle geroutet.

Ingo

Ingolf O. schrieb:
> Mein vorläufiger Layoutvorschlag

Schau dir mal die Anbindung von C1 an... VCC/GND sind Pin 2 und 4... das 
geht besser ;-)

nik3d schrieb:
> habe jetzt weiter am Layout gearbeitet
Die Richtung stimmt.
Und jetzt mal die Versorgungsbahnen so breit wie möglich. Denn das, 
was da weggeätzt wird ist dein Kupfer, das du bezahlt hast. Und es ist 
auf deiner Platine viel besser aufgehoben als in der Säure...  ;-)

BTW: auch die andere Leiterbahnen müssen nicht unbedingt /so schmal 
wie möglich/ ausgeführt sein.

BTW2: schalt mal zwischendurch die Platzierung und jeweils eine 
Kupferlage aus. Dann siehst du, dass da z.B. die rote Leiterbahn von 
rechts oben runter unnötige Umwege fährt: die weicht Bauteilen aus, die 
auf der anderen Seite sind.

BTW3: den DRC machst du aber schon ab&zu? Der Abstand am C1 sieht 
spannend aus...

BTW4: wenn du den R2 ein wenig nach unten setzt, dann kommst du mit den 
3V zwischen den Widerständen durch und musst nicht mit dem N$1 
"drüberspringen".

nik3d schrieb:
> Ok, habe jetzt die Versorgungsbahnen dicker gemacht.

Du kannst alle Leitungen dicker machen. So dick wie möglich, so dünn 
wie nötig.

Tlw. sind die Abstände zwischen den bauteilen wirklich grenzwertig (zB 
rechts oben vom tiny, ich kann die beschriftung nciht lesen). Bedenke: 
Du musst die dinger a) mit der Pinzette greifen können (und da kommst du 
nicht mehr zwischen rein) und b) musst du auch mit der Lötspitze dazu.

Ich habe auch den Eindruck, dass du bei der Plazierung der Bauteile ein 
zu feines Raster hast. Stell mal 635mic ein (was auch immer das in mil 
bedeutet) dann kannst du die viel leichter plazieren, auch beim Routing 
tust dir leichter, weil du automatisch "gerade" auf die Pins & Pads 
drauffährst.

Wo es dann eng wird, kannst du das raster verringern.

Noch was Schaltungstechnisches...
Anfangs hattest du einen 117 irgendwas 33 und bist dann wegen der 
besseren Erhältlichkeit auf den 78x33 umgeschwenkt.
Lt. Datenblatt http://www.ti.com/lit/ds/symlink/ua78m-q1.pdf
Will der aber mindestens 2V Drop sehen. (Seite 3 Input Voltage min. 5,3V
Böööse Falle!
Du brauchst also einen Low Drop (LDO) Regler. Das war dein 117 irgendwas 
auch ursprünglich.
Die sind weder teuer, noch schwer erhältlich, wenn man den richtigen 
Distri wählt. Ich habe von TME mal die parametrische Suche gefüttert.
Nur mit dem Gehäuse bin ich mir nicht so ganz sicher. SOT89?
Wenn du das noch anklickst, wird die Suche schon übersichtlicher. Du 
hast aber trotzdem noch die Qual der Wahl ;-)
https://www.tme.eu/de/katalog/ungeregelte-spannungsstabilisatoren-ldo_112880/#id_category=112880&page=1&s_field=artykul&s_order=ASC&visible_params=2%2C367%2C364%2C365%2C35%2C10%2C2572%2C120%2C32%2C909&used_params=10%3A313%3B364%3A24603%3B&products_with_stock=on

Müsste bei dem Baustein AS5510 VSS nicht auf GND und VDD auf +3V3 gehen?

nik3d schrieb:
> das sollte passen, oder?
Die Leiterbahn läuft recht nah am Pad vorbei. Ob es so tatsächlich 
(noch) passt, das sagt der DRC (so er denn mit den richtigen 
einstellungen durchgeführt wird). Auf den DRC-Knopf solltest du sowieso 
ab&zu mal drauf drücken...

Stephan C. schrieb:
> Müsste bei dem Baustein AS5510 VSS nicht auf GND und VDD auf +3V3 gehen?
Laut Datenblatt schon. Diese Falschverdrahtung kommt hier, weil das 
Schaltplanmakro einfach das nachgemalte SO8-IC-Gehäuse mitsamt der 
NC-Pins ist.

@nik3d: so ein Schaltplansymbol hat nichts mit einem IC-Gehäuse zu tun. 
Im Besonderen, wenn es dieses IC auch in einem 6er-BGA gibt, sollte das 
Symbol wesentlich "schmatischer" und nach Funktionen geordnet sein. Und 
dann kann auch Vcc über Vss gemalt und sinnvoll angeschlassen 
werden. auf der Seite 10 des Datenblatts kann man sehen, wie sich der 
Hersteller so ein Symbol vorstellt...

Lothar M. schrieb:
> Ob es so tatsächlich
> (noch) passt, das sagt der DRC

Besonders (aber nicht nur), wenn man die Platine selbst ätzt, ist es 
immer eine gute Idee, die DRC-Regeln nicht auszureizen. Wenn, wie hier, 
genug Platz vorhanden ist, kann man die Abstände ruhig etwas großzügig 
auslegen. Zu dichte Abstände sind auch beim Löten blöd, weil man ständig 
mit Lötbrücken kämpfen muss! Hier folgt das Lötzinn konsequent den 
Regeln von Murphy: wenn man mal eine Lötbrücke irgendwo braucht (z.B. 
als Jumper), will es nicht verbinden, aber ungewollte Verbindungen 
zwischen dicht benachbarten Elementen bekommt man ohne Entlötlitze 
partout nicht auseinander...
Mich würde mal die echte Größe der Vias und deren Bohrung interessieren 
und wie Nik diese herstellen will (wenn er die Platine wirklich selbst 
macht). Aber vielleicht hat er ja einen Laser-Bohrer. ;)

Ach Nochwas: Bei selbstgeätzten Platinen mit der klassischen "Draht 
durchstecken und oben und unten anlöten"-Durchkontaktierungsmethode ist 
es keine gute Idee, ein Via unter einem SMD-Gehäuse zu plazieren. Auch 
wenn man die Durchkontaktierung vor dem Bestücken des Bauteils 
durchführt, hat man das Problem, daß die Lötstelle aufträgt und das 
Gehäuse nicht mehr aufliegt.

Thomas E. schrieb:
> ist es immer eine gute Idee, die DRC-Regeln nicht auszureizen.
Doch, natürlich.
Nur muss man dann eben seine eigenen Regeln definieren, die der 
eigenen Fertigungstechnik entsprechen.

> Mich würde mal die echte Größe der Vias und deren Bohrung interessieren
> und wie Nik diese herstellen will
Das Problem am PC ist, dass man sich alles so groß herzoomen kann. Da 
empfiehlt es sich, die Platine mal in Originalgröße auf den Monitor oder 
auf ein Blatt Papier zu bringen...

Ich habe mal einen Vorschlag angehängt, wobei das SMD Hühnerfutter auf 
der Unterseite liegt.
Wenn du selber ätzen willst sind die Pads des Tiny zu klein.
Was mich interessiert ist: Werden die "outputs" wirklich so zusammen 
geknotet?

Lothar M. schrieb:
> Nur muss man dann eben seine eigenen Regeln definieren, die der
> eigenen Fertigungstechnik entsprechen.

Klar - nur macht es auch nicht viel Sinn, die Clearance z.B. auf 0,5 mm 
einzustellen, weil man dann ohne DRC-Verletzung keine Leiterbahnen mehr 
zwischen den IC-Beinchen durchbekommt. Und da, wo Platz ist, kann und 
sollte man die Abstände eben ruhig größer wählen, als die 
Mindestabstände aus den (auch selbst erstellten) DRC-Rules.

Ich habe mir mal das neue, einseitige Layout angeguckt.
C5, rechts vom linken, unteren Befestigungsloch ist da etwas unglücklich 
platziert. Es soll ja nicht nur das Loch in das Board, sondern auch noch 
ein Scraubenkopf später mal da hin. Und der Kondensator wird das Board 
nur sehr ungern mechanisch abfangen wollen :-)
Und 4 Leiterzüge unter ein DIL zu prügeln und 2x zwischen den Pins 
durch, ist für einen Fertiger ein Klacks. Wenn er eine optimale Vorlage 
hat und das Bad gut ätzt, ist das sicherlich machbar. Ohne Lötstopp und 
vielleicht als erstes SMD Projekt ist das meiner Meinung nach etwas zu 
ambitioniert.
Zur Entspannung des Layoutes kann man ein bedrahtetes Abblock C auch 
huckepack auf das IC draufstapeln. Habe ich früher bei TTL-Gräbern immer 
so gemacht ;-)

Leute, Leute ich hatte einen Vorschlag angehängt, also etwas wie man es 
machen KÖNNTE und keine Endlösung. da ist auch kein DRC gemacht, oder 
sonst was. Lt DB wird übrinx der Testpin zum Betrieb auf GND gelegt.