Hallo Community! In meiner Freizeit habe ich folgende Schaltung (im Anhang) entwickelt. Sie soll in mithilfe des AS5510 von AMS den Durchmesser von 3D-Druck-Filament messen, damit die Drucker-Firmware die Fördergeschwindigkeit kompensieren kann. Dazu wird per i2c die Position des Magneten erfasst und per Attiny85 in eine analoge Spannung umgerechnet. Dies geschieht mithilfe von PWM und einem RC-Filter. Die Ausgangsspannung wird geregelt. Das RUNOUT-Signal soll dem Drucker zusätzlich mitteilen, wann kein Filament mehr vorhanden ist. Firmware-Links: http://marlinfw.org/docs/configuration/configuration.html#filament-runout-sensor http://marlinfw.org/docs/configuration/configuration.html#filament-width-sensor Dazu bitte ich euch jetzt, kurz einen Blick auf mein Konzept und meine Schaltung/Layout zu werfen und Verbesserungspotenziale aufzuzeigen. Danke Nik
Angehängte Dateien:
-
gesamt.PNG
26 KB -
loetstopp.PNG
2 KB -
schaltung.PNG
7,1 KB
:
Verschoben durch Moderator
I²C Bus funktioniert verammt schlecht ohne Pullup Widerstände. Je nach Speed 10k oder 4k7 nach 3,3V Versorgung. Das Routing sieht suboptimal aus, z.B. die 100nF Abblock-C sind wenig wirksam. War das etwa der Auto-Router..?
Warum nimmst du bei den dünnen Leiterbähnchen so einen dicken Spannungsregler ;-) Du brauchst eine solide Verlegung von Gnd und Versorgungsspannungen und die Leiterbahnen können alle Dicker. Je nach dem, wo die 5V herkommen, wird man dem Spannungsregler einen vernünftigen Ladeelko haben wollen. Die LDOs wollen am Ausgang auch gerne mal einen größeren haben. Guck mal ins Datenblatt. Bei den gängigen Distributoren ist ein LD117 allerdings nicht zu finden.
Stell mal die Layoutdatei ein, damit man sinnvoll ändern kann ohne gleich alles neu zu zeichnen... Natürlich beide, also BRD und SCH! Ingo
:
Bearbeitet durch User
Jim M. schrieb: > War das etwa der Auto-Router..? Das sieht 100% nach Autorouter aus, kein Mensch würde solche Umwege und unnötigen Layerwechsel verlegen.
Peter D. schrieb: > Das sieht 100% nach Autorouter aus Sicher. Allein, wenn ich mir den ins Auge stechenen Leiterzug ansehe, der links vom C2 weggeht. Oder dieser Krampf mit dem roten Bogen um den U$1 AS5510. nik3d schrieb: > Verbesserungspotenziale Mach dieses schnuckelige kleine Layout selber. Verlege zuerst die Versorgung so, dass die Bausteine allse sinnvoll angeschlossen und entkoppelt sind. Ohne brauchbare Versorung (und vor allem Masse) kann eine Schaltung nicht zuverlässig funktionieren. Die paar restlichen Signale bekommst du locker unter. Das geht bei geeigneter Positionierung(!!) und mit bedrahteten Bauteilen sogar einseitig, aber wenn du eh' schon SMD-Bauteile drauf hast, dann machs doppellagig und nimm 1206 oder 0805 Kondensatoren zur Entkopplung und nicht solche Riesendinger. Das gilt auch für die 100k Widerstände: größer geht kaum noch...
:
Bearbeitet durch Moderator
Angehängte Dateien:
-
gesamt.PNG
36 KB
Danke für eure Hilfe bisher! Habe nun folgendes verändert: -den TI uA78m33 als Spannungsregler -alle Widerstände und Kondensatoren sind 1206 -PullUps für den I2C-Bus Sieht das Routing und die Positionierung der Abblockkondensatoren so besser aus? Danke Nik
C1 im neuen Layout würde ich noch kürzer unter die IC Fassung legen. Oder auf die Rückseite unter das IC. Ansonsten (habe ich hier durchs Forum gelernt) wäre es besser, den KerKo masseseitig kürzestmöglich anzubinden und Ub die längere Strecke zu lassen, damit bei Schwankungen nicht die Masse wegläuft, sondern der Ripple auf Ub auftritt. Ansonsten gibt es bei Analoganwendungen und im Extemfall bei Logikpegeln Probleme. R2 an Stelle von R1, und R1 in einer Linie nach rechts rücken. Dann hast du mehr Platz für Masse und nicht das Nadelöhr. Masse unter dem Spannungsregler als Fläche so groß wie möglich, damit die Abwärme weg kann. Die Anbindung von C3 und C4 ist sehr gut, da sich Zu- und Ableitungen an den Pads sternförmig treffen.
Hallo Der I2C-IC ist verkehrt an der Versorgung angehängt. VDD=positive supply pin VSS=negative supply pin see datasheet mfg Mike
Warum führst Du die Leiterbahnen immer auf der Unterseite erstmal von den Thruhole-Pads weg und machst dann eine Durchkontaktierung, statt die Leiterbahn direkt auf der Oberseite an das Pad anzuschließen? Das ist m.M. nach völlig überflüssig und sorgt u.A. auch für eine schlechte Anbindung von C1.
:
Bearbeitet durch User
Habe ich mich zuerst auch gefragt. Aber vielleicht ätzt er ja selber und kann nicht chem. durchkontaktieren. Die DIL Fassung von oben löten zu müssen ist dann blöd.
Thomas E. schrieb: > Warum führst Du die Leiterbahnen immer auf der Unterseite erstmal von > den Thruhole-Pads weg und machst dann eine Durchkontaktierung, statt die > Leiterbahn direkt auf der Oberseite an das Pad anzuschließen? Wenn er selber ätzt, und deswegen keine durchkontaktierten Bohrungen hat, und den bauteil von oben nicht löten kann, macht das Sinn. Andernfalls hast du natürlich vollkommen recht. Edit: wenige Sekunden zu spät ;-)
:
Bearbeitet durch User
Naja, wenn er selber ätzt und manuell durchkontaktiert, sollte er vielleicht versuchen, das Layout noch etwas zu optimieren, um weniger Durchkontaktierungen zu haben. Bei der aktuellen Größe der Durchkontaktierungen bezweifele ich aber auch, daß sich das mit "Hausmitteln" vernünftig machen lässt. Fassungen mit gedrehten Kontakten lassen sich nach meiner Erfahrung auch ganz hervorragend von oben löten. Die Pads sollten dafür aber deutlich größer sein, schon wegen der mechanischen Stabilität der Lötstellen. Mit diesen kleinen Restringen reißt ohne galvanische Durchkontaktierung das Pad vermutlich schon beim Bohren von der Platine. Und beim Layouten auch ruhig mal z.B. die Oberseite ganz ausblenden, dann sieht man schnell, daß die Leiterbahnen auf der Unterseite noch mit deutlich weniger Umwegen verlegt werden können.
:
Bearbeitet durch User
nik3d schrieb: > Sieht das Routing ... so besser aus? Sind die Versorgungsleiterbahnen DEUTLICH BREITER als normale Signale? Gerald B. schrieb: > Aber vielleicht ätzt er ja selber und kann nicht chem. durchkontaktieren. > Die DIL Fassung von oben löten zu müssen ist dann blöd. Dann sollte man aber mal schauen, ob es nicht sinnvoll wäre, einzelne SMD-Bauteile unten zu bestücken...
Lothar M. schrieb: > Dann sollte man aber mal schauen, ob es nicht sinnvoll wäre, einzelne > SMD-Bauteile unten zu bestücken... C1 wäre für mich so ein Kandidat :-)
Lothar M. schrieb: > Dann sollte man aber mal schauen, ob es nicht sinnvoll wäre, einzelne > SMD-Bauteile unten zu bestücken... Genau! Vermutlich wäre es am Besten, hier alle SMD-Bauteile auf der Unterseite zu plazieren, evtl. kommt man dann ganz ohne DK aus.
Thomas E. schrieb: > Vermutlich wäre es am Besten, hier alle SMD-Bauteile auf der > Unterseite zu plazieren Hmmm... da würde ich eher beim ATtiny auf SMD-Bauform wechseln, und nur die Pfostenleiste von unten bestücken.
Da für den Tiny kein ISP Header on Board ist, statt dessen ein DIL-Sockel, vermute ich mal, das er den extern proggt. Das ist mit einem SO8 dann etwas frickelig. Besonders, wenn mal die Software nachträglich geändert werden soll. Es gibt beim Chinamann dafür Aufsatzzangen und auch Programmiersockel, aber so isses Anwender/Anfängerfreundlicher ;-)
Ingolf O. schrieb: > Mein vorläufiger Layoutvorschlag Schau dir mal die Anbindung von C1 an... VCC/GND sind Pin 2 und 4... das geht besser ;-)
Angehängte Dateien:
-
gesamt_2.PNG
33 KB
Hallo, habe jetzt weiter am Layout gearbeitet und habe die SMD-Teile unten bestückt und die Cs näher an die Versorgungspins platziert. Danke für eure Hilfe bisher Nik
nik3d schrieb: > habe jetzt weiter am Layout gearbeitet Die Richtung stimmt. Und jetzt mal die Versorgungsbahnen so breit wie möglich. Denn das, was da weggeätzt wird ist dein Kupfer, das du bezahlt hast. Und es ist auf deiner Platine viel besser aufgehoben als in der Säure... ;-) BTW: auch die andere Leiterbahnen müssen nicht unbedingt /so schmal wie möglich/ ausgeführt sein. BTW2: schalt mal zwischendurch die Platzierung und jeweils eine Kupferlage aus. Dann siehst du, dass da z.B. die rote Leiterbahn von rechts oben runter unnötige Umwege fährt: die weicht Bauteilen aus, die auf der anderen Seite sind. BTW3: den DRC machst du aber schon ab&zu? Der Abstand am C1 sieht spannend aus... BTW4: wenn du den R2 ein wenig nach unten setzt, dann kommst du mit den 3V zwischen den Widerständen durch und musst nicht mit dem N$1 "drüberspringen".
:
Bearbeitet durch Moderator
Angehängte Dateien:
-
gesamt.PNG
33 KB
Ok, habe jetzt die Versorgungsbahnen dicker gemacht. Lothar M. schrieb: > BTW2: schalt mal zwischendurch die Platzierung und jeweils eine > Kupferlage aus. Dann siehst du, dass da z.B. die rote Leiterbahn von > rechts oben runter unnötige Umwege fährt: die weicht Bauteilen aus, die > auf der anderen Seite sind. Das habe ich jetzt auch geändert. Lothar M. schrieb: > BTW3: den DRC machst du aber schon ab&zu? Der Abstand am C1 sieht > spannend aus... Der Kondensator ist ja unten bestückt und da sind nur die Pads vom uC in der Nähe und das sollte passen, oder?
nik3d schrieb: > Ok, habe jetzt die Versorgungsbahnen dicker gemacht. Du kannst alle Leitungen dicker machen. So dick wie möglich, so dünn wie nötig. Tlw. sind die Abstände zwischen den bauteilen wirklich grenzwertig (zB rechts oben vom tiny, ich kann die beschriftung nciht lesen). Bedenke: Du musst die dinger a) mit der Pinzette greifen können (und da kommst du nicht mehr zwischen rein) und b) musst du auch mit der Lötspitze dazu. Ich habe auch den Eindruck, dass du bei der Plazierung der Bauteile ein zu feines Raster hast. Stell mal 635mic ein (was auch immer das in mil bedeutet) dann kannst du die viel leichter plazieren, auch beim Routing tust dir leichter, weil du automatisch "gerade" auf die Pins & Pads drauffährst. Wo es dann eng wird, kannst du das raster verringern.
Hallo 1. I2C-IC, Pin5(test) Test pin, must be connected to VSS(GND) during operation 2. I2C-address ist wenn Pin3(ADR) auf VDD->57h mfg Mike
Ohne nachzumessen kommen mir die Vias recht winzig vor, und das ohne jede Notwendigkeit, es ist genug Platz. Man muss nicht die Grenzen der Fertigung austesten, solange es auch anders geht. Georg
Gerald B. schrieb: > Die DIL Fassung von oben löten zu müssen ist dann blöd. Wieso überhaupt DIL? nik3d schrieb: > gesamt.PNG Die Restringbreiten sind immer noch grenzwertig.
Noch was Schaltungstechnisches... Anfangs hattest du einen 117 irgendwas 33 und bist dann wegen der besseren Erhältlichkeit auf den 78x33 umgeschwenkt. Lt. Datenblatt http://www.ti.com/lit/ds/symlink/ua78m-q1.pdf Will der aber mindestens 2V Drop sehen. (Seite 3 Input Voltage min. 5,3V Böööse Falle! Du brauchst also einen Low Drop (LDO) Regler. Das war dein 117 irgendwas auch ursprünglich. Die sind weder teuer, noch schwer erhältlich, wenn man den richtigen Distri wählt. Ich habe von TME mal die parametrische Suche gefüttert. Nur mit dem Gehäuse bin ich mir nicht so ganz sicher. SOT89? Wenn du das noch anklickst, wird die Suche schon übersichtlicher. Du hast aber trotzdem noch die Qual der Wahl ;-) https://www.tme.eu/de/katalog/ungeregelte-spannungsstabilisatoren-ldo_112880/#id_category=112880&page=1&s_field=artykul&s_order=ASC&visible_params=2%2C367%2C364%2C365%2C35%2C10%2C2572%2C120%2C32%2C909&used_params=10%3A313%3B364%3A24603%3B&products_with_stock=on
Müsste bei dem Baustein AS5510 VSS nicht auf GND und VDD auf +3V3 gehen?
Angehängte Dateien:
-
DichtDran.PNG
12 KB -
AS5510_TypicalApp.PNG
38 KB
nik3d schrieb: > das sollte passen, oder? Die Leiterbahn läuft recht nah am Pad vorbei. Ob es so tatsächlich (noch) passt, das sagt der DRC (so er denn mit den richtigen einstellungen durchgeführt wird). Auf den DRC-Knopf solltest du sowieso ab&zu mal drauf drücken... Stephan C. schrieb: > Müsste bei dem Baustein AS5510 VSS nicht auf GND und VDD auf +3V3 gehen? Laut Datenblatt schon. Diese Falschverdrahtung kommt hier, weil das Schaltplanmakro einfach das nachgemalte SO8-IC-Gehäuse mitsamt der NC-Pins ist. @nik3d: so ein Schaltplansymbol hat nichts mit einem IC-Gehäuse zu tun. Im Besonderen, wenn es dieses IC auch in einem 6er-BGA gibt, sollte das Symbol wesentlich "schmatischer" und nach Funktionen geordnet sein. Und dann kann auch Vcc über Vss gemalt und sinnvoll angeschlassen werden. auf der Seite 10 des Datenblatts kann man sehen, wie sich der Hersteller so ein Symbol vorstellt...
:
Bearbeitet durch Moderator
Lothar M. schrieb: > Ob es so tatsächlich > (noch) passt, das sagt der DRC Besonders (aber nicht nur), wenn man die Platine selbst ätzt, ist es immer eine gute Idee, die DRC-Regeln nicht auszureizen. Wenn, wie hier, genug Platz vorhanden ist, kann man die Abstände ruhig etwas großzügig auslegen. Zu dichte Abstände sind auch beim Löten blöd, weil man ständig mit Lötbrücken kämpfen muss! Hier folgt das Lötzinn konsequent den Regeln von Murphy: wenn man mal eine Lötbrücke irgendwo braucht (z.B. als Jumper), will es nicht verbinden, aber ungewollte Verbindungen zwischen dicht benachbarten Elementen bekommt man ohne Entlötlitze partout nicht auseinander... Mich würde mal die echte Größe der Vias und deren Bohrung interessieren und wie Nik diese herstellen will (wenn er die Platine wirklich selbst macht). Aber vielleicht hat er ja einen Laser-Bohrer. ;) Ach Nochwas: Bei selbstgeätzten Platinen mit der klassischen "Draht durchstecken und oben und unten anlöten"-Durchkontaktierungsmethode ist es keine gute Idee, ein Via unter einem SMD-Gehäuse zu plazieren. Auch wenn man die Durchkontaktierung vor dem Bestücken des Bauteils durchführt, hat man das Problem, daß die Lötstelle aufträgt und das Gehäuse nicht mehr aufliegt.
:
Bearbeitet durch User
Thomas E. schrieb: > ist es immer eine gute Idee, die DRC-Regeln nicht auszureizen. Doch, natürlich. Nur muss man dann eben seine eigenen Regeln definieren, die der eigenen Fertigungstechnik entsprechen. > Mich würde mal die echte Größe der Vias und deren Bohrung interessieren > und wie Nik diese herstellen will Das Problem am PC ist, dass man sich alles so groß herzoomen kann. Da empfiehlt es sich, die Platine mal in Originalgröße auf den Monitor oder auf ein Blatt Papier zu bringen...
:
Bearbeitet durch Moderator
Ich habe mal einen Vorschlag angehängt, wobei das SMD Hühnerfutter auf der Unterseite liegt. Wenn du selber ätzen willst sind die Pads des Tiny zu klein. Was mich interessiert ist: Werden die "outputs" wirklich so zusammen geknotet?
Lothar M. schrieb: > Nur muss man dann eben seine eigenen Regeln definieren, die der > eigenen Fertigungstechnik entsprechen. Klar - nur macht es auch nicht viel Sinn, die Clearance z.B. auf 0,5 mm einzustellen, weil man dann ohne DRC-Verletzung keine Leiterbahnen mehr zwischen den IC-Beinchen durchbekommt. Und da, wo Platz ist, kann und sollte man die Abstände eben ruhig größer wählen, als die Mindestabstände aus den (auch selbst erstellten) DRC-Rules.
Ich habe mir mal das neue, einseitige Layout angeguckt. C5, rechts vom linken, unteren Befestigungsloch ist da etwas unglücklich platziert. Es soll ja nicht nur das Loch in das Board, sondern auch noch ein Scraubenkopf später mal da hin. Und der Kondensator wird das Board nur sehr ungern mechanisch abfangen wollen :-) Und 4 Leiterzüge unter ein DIL zu prügeln und 2x zwischen den Pins durch, ist für einen Fertiger ein Klacks. Wenn er eine optimale Vorlage hat und das Bad gut ätzt, ist das sicherlich machbar. Ohne Lötstopp und vielleicht als erstes SMD Projekt ist das meiner Meinung nach etwas zu ambitioniert. Zur Entspannung des Layoutes kann man ein bedrahtetes Abblock C auch huckepack auf das IC draufstapeln. Habe ich früher bei TTL-Gräbern immer so gemacht ;-)
Thomas E. schrieb: > Klar - nur macht es auch nicht viel Sinn, die Clearance z.B. auf 0,5 mm > einzustellen, weil man dann ohne DRC-Verletzung keine Leiterbahnen mehr > zwischen den IC-Beinchen durchbekommt. Wasch mir den Pelz, aber mach mich nicht nass. Entweder der Prozess gibt es doch her, dann sind die Parameter falsch eingestellt oder der Prozess gibt es nicht her, dann geht es nicht sicher, der DRC meckert zu recht und man muss es hinnehmen, dass das mit dem eigenen Prozess nicht sicher zu realisieren ist. Alternativ ignoriert man die Meldung und lässt es drauf ankommen. Wenn man 5 Stellen hat, wo die Wahrscheinlichkeit für einen Leiterbahnfehler bei 20% liegt, hat man bei der Fertigung eine Wahrscheinlichkeit von 33%, dass trotzdem eine heile Platine raus kommt.
Jörn P. schrieb: > Ich habe mal einen Vorschlag angehängt, wobei das SMD Hühnerfutter auf > der Unterseite liegt. > Wenn du selber ätzen willst .... Ich habe es mir nicht genau angesehen. Aber. Also, wenn man selber ätzt, sollte man einseitig versuchen. Von den vier Brücken habe ich drei in Gedanken schon elminiert. Die vierte kann auch noch dran glauben.
Leute, Leute ich hatte einen Vorschlag angehängt, also etwas wie man es machen KÖNNTE und keine Endlösung. da ist auch kein DRC gemacht, oder sonst was. Lt DB wird übrinx der Testpin zum Betrieb auf GND gelegt.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.