Hi,
das soll eine Adapterplatine werden, die das STM32 um DACs und ADCs
erwetert. Außerdem ist noch ein DDS mit an Bord. Ansonsten hauptsächlich
OPVs, Digitalpotis, Widerstände und Kondensatoren.
Das große oben links ist ein HC06 für Bluetooth.
Habe versucht eine Ordnung rein zu bekommen, aber bei nur zwei Layern
war das leider nicht so möglich.
Gibt es grobe Schnitzer o.ä. zu erkennen?
Nur aus dem Kupfer das Layout zu bewerten ist gar nicht so einfach!
zumal man nicht weiss was du für DACs ADCs du verwendest.
Sind die für 1MSPS oder 125MSPS ? Je nach dem braucht man schon 4 Lagen.
Was mir spontan aufgefallen ist auf TOP kreuzen sich Leiterbahnen genau
in der Mitte der Leiterplatte?! Wieso?
Weiterhin sehen die GND-Polygone auf TOP so aus als ob diese in der Luft
hängen (Layout TOP, Steckverbinder oben, davon rechte untere Ecke, da
ist ein Kondensator mit GND verbunden das Polygon aber nicht dem GND-PIN
des STM)
Kannst ja mal ein feedback geben
Christoph_M schrieb:> Gibt es grobe Schnitzer o.ä. zu erkennen?
Nutze den Design Rule Check Deiner Software.
Die hätte vermutlich auch die fette Leiterbahnkreuzung im Top-Layer
etwas oberhalb der Mitte angemängelt...
Viele Grüße,
Simon
Zuerst einen DRC machen. Nachdem alle angezeigten Fehler behoben sind,
kannste das brd (und deine design rules) hier reinstellen. Vorher ist
das sinnlos.
Hui, danke schonmal für die antworten.
Diese Kreuzung muss mir am Ende passiert sein, habe noch einmal eine
Leitung umgelegt.
der DRC check zeigt zumindest jetzt kein overlap mehr an.
Außerdem habe ich ein zwei störende Stellen im Bottom verbessert, nur
ist die Massefläche immer von beiden Seiten mit GND verbunden.
ADCs sind 100kSPS, nicht sehr schnell, allerdings mit 16bit anstatt der
12 Vom STM.
Der HC06 ist mit einer "Backplane" bei ebay gekauft. Hatte damals nicht
so genau darauf geachtet. dieser hat vorne 4 Stiftpins, die ich
allerdings weglöten muss, da diese gebogen sind.
Das *.sch file hänge ich morgen an, das ist katastrophal, durch das
ganze Pin getausche etc.
Christoph_M schrieb:> der DRC check zeigt zumindest jetzt kein overlap mehr an.
Blende doch in deinen Screenshots wenigstens noch die Vias und die
Pins/Pads mit ein...
So, habe jetzt mal den DRC Check korrekt drüber laufen lassen. Das
Problem lag an meiner Definition für die Wires mit
Versorgungsspannungen.
Jetzt passt, bis auf die Lötstopmaske, alles.
Wahrscheinlich werde ich die Massefläche unter den DCDC Wandlern links
abkapseln und nur an zwei Punkten mit dem Rest verbinden.
Das wäre besser, oder?
Die Beschaltung deiner DCDC-Wandler ist "irgendwie komisch". Aber das
ist erst mit Schaltplan wirklich zu erkennen. Ich würde versuchen, die
Dinger etwas weiter von deinen analogen Signalen zu entfernen.
Müssen bzw. sollen Masseflächen unter dem BT-Modul sein?
Du kannst dir noch einige Vias einsparen, wenn du willst.
Via einsparen gerne, doch die meisten sind entweder für den GND, welchen
ich einfach nach unten getackert habe, oder um von vertikaler zu
horizontaler Richtung zu kommen.
Bottom soll dann mit der Abgrenzung der Masse der DCDC Wandler en etwa
wie im angehängten Bild aussehen.
DCDC Wandler habe ich extra schon auf die andere Seite verfrachtet.
anbei das Schematic File. Die ganzen Crossverlinkungen wie SPI-Clock und
die ganzen Chipselect Leitungen habe ich der Übersichtlichkeit wegen
gelöscht.
Hi,
danke schonmal.
Ich habe noch einmal nachgeschaut, und in dem Datenblatt stehen keien
genaueren Hinweise zum Anschluss. Das Datenblatt ist nur für Typen mit
positiver und negativer Spannung. Dort ist die angehängte Abbildung
enthalten.
Ich schaue noch einmal genauer nach, wobei ich zu deinem Anschluss
tendiere, da ja auch der Ripple gegen GND gefiltert werden soll und
nicht der gesamte Ripple Der 24Volt.
Die Zenerdioden sind dafür da, da der DCDC Wandler laut Datenblatt ohne
Last bis zu der doppelten Spannnung ausgibt. Die 13V Zener soll dann
eben entsprechend eine Grundlast ab 13V darstellen, damit meine OPVs
(+-18V) nicht gebrutzelt werden. Durch die LED sollten zwar immer ein
paar mA fließen, aber wäre doch Schade wegen einer popeligen Zenerdiode
Auf Fehlersuche gehen zu müssen.
Christoph_M schrieb:> hoppla, sehe gerade ich habe den Schaltplan nicht angehängt.
Hoppla, ich sehe grade, dass auf meinem Tablet kein EAGLE installiert
ist... :-\
Eagle auf dem Tablet ist keine gute Idee. Er würde sich über deine
Mahlzeit hermachen..
SCNR
--
Interessant mit den Wandlern - sowas ist mir noch nie untergekommen.
Wenn man der Spannungsangebe nit trauen kann, sind natürlich die
Z-Dioden notwendig.
Helge A. schrieb:> Eagle auf dem Tablet ist keine gute Idee. Er würde sich über deine> Mahlzeit hermachen..
Nicht wenn er knusprig durchgebraten ist :)
lay_all.png
(72 KB)
lay_bot.png
(7,8 KB)
lay_top.png
(13 KB)
