Ich habe eine Entwicklungsplatine zum Test eines Trasmitter-Chips, der mit eigenem Quarz läuft, der hohen Datenrate wegen. Es handelt sich um einen 156.25MHz Quarz mit 25ppm.
Diese Platine soll zum Testen dienen, bevor wir das Teil auf unser board bringen, muss also zum Austesten von draußen mit Daten beschickt werden.
Leider klappt das externe Takten nicht, weil wir den Takt mit unserem FPGA nur über eine PLL herstellen können, was durch die Übertragung so stark verschlechtert ist, dass der Chip nicht arbeitet.
Wir müssen uns also an den Quarz auf dieser Testplatine synchronisieren, oder das design des dortigen FPGAs so ändern, dass sich deren Takt auf den unseren anpasst.
Ich habe also ziemlich genau 156.25 MHz von uns und fast das gleiche in gut von ihm.
Kann man eine FPGA-PLL durch feedback oder wie auch immer so ziehen, dass sie durch den Quarz stabilisiert wird, ohne den Bezug zum Eingangstakt zu verlieren?
Oder wie kann man alternativ den Quarz als Filter nutzen? Der ist als reiner Quarzoszillator mit Kapazitäten an 2 Eingangspins des Ziel-FPGAs und des Zielchips getackert. Den müsste man irgendwie auf unseren Takt ziehen.
Reicht es mit einem weiteren Kondensator auf einen Pin zu gehen und unseren Takt mit aufzubringen? Gfs über einen Widerstand / mit Abschluss?
Jemand eine Idee?
