Gast
#598762
hallo, ich muss ein vco in vhdl implementieren. kann mir jemand dabei helfen? wie kann ich vorgehen? Gruß. beks
Egal wie man es macht - ein VCO ist eine analoge Schaltung, die kann man in digitalem VHDL nicht beschreiben. ( es soll da eine Erweiterung für Analogschaltungen geben VHDL-AMS, aber das war sicher nicht die Frage). Sicher man kann tricksen, einen Inverter als Oszillator mit externem RC, eines davon irgendwie über PWM steuern
Ein DDS als VCO-ähnliche Schaltung läßt sich noch in VHDL beschreiben, hier wurde sowas gezeigt: http://technische-informatik.fht-esslingen.de/~zimmerma/publications/ess.pdf
Gast
#598863
@Christoph warum kann ich einen VCO nicht in VHDL beschreiben? Das musst Du mir mal begründen! Ob man das Teil synthetisieren kann steht ja auf einem ganz anderen Blatt!
VCO= "voltage controlled oscillator" also mit einer analogen Spannung in der Frequenz abstimmbar - wie soll ich in VHDL analoge Spannungen beschreiben, und Bauteile, die damit in Widerstand, Kapazität oder Induktivität verändert werden?
Christoph Kessler wrote: > VCO= "voltage controlled oscillator" also mit einer analogen Spannung in > der Frequenz abstimmbar - wie soll ich in VHDL analoge Spannungen > beschreiben, und Bauteile, die damit in Widerstand, Kapazität oder > Induktivität verändert werden?
1 | |
Cheers, Roger
Gast
#598992
Also die Vorlage ist jetzt da, wer Lust hat auf richtiges VHDL und mal den Horizont über std_logic_vector hinaus erweitern will, kann ja mal seine Lösungsvorschläge in VHDL posten. Der VCO sollte über einen digitalen und einen analogen Ausgang verfügen, den digitalen teilen wir im FPGA /X und vergleichen ihn mit einer Referenzfrequenz. Den analogen schauen wir uns nur im Modelsim an, damit nicht nur langweilige Rechtecke dort sind. Als Phasendetektor einfach ein XOR oder wer mehr will einen 4046 in VHDL. Der Tiefpass zum Erzeugen der Regelspannung ebenfalls optional in VHDL, natürlich nur für die Simulation.