SDRAM DIMM Modul + uC?

http://www.mikrocontroller.net/forum/read-4-169445.html#new

mit avr

Es sollte durch aus möglich sein ein SDRAM anzusteuern, jedoch ist eine
Realisierung des Controllers sehr komplex und würde mit Sicherheit
einen eigenen DSP benötigen um die Timings richtig hinzubekommen.
Besser wäre es einen Controller einzusetzen, der einen SDRAM-Controller
on-chip hat (z.B. AT91RM9200).
Eine Pinbelegung des DIMM kann hier nachgesehen werden:
http://pinouts.ru/Memory/DimmSdram168Unbuf_pinout.shtml

Der Rest ist nur noch Verbinden der jeweiligen Leiter.

Hatte ich noch vergessen:
Ein EvalBoard auf ARM9 mit SDRAM im DIMM
http://www.appcom.fi/

@Sebastian
Danke für den Link zum Pinout. Wenn ich mir den DRAM-Controller z.B.
des AT91RM9200 ansehe, könnte ich zwar die einzelnen Chips eines
DIMM-Moduls ansteuern. Doch was ist mit den anderen Pins (Byte Mask,
Parity/Check Bit IO, SDA, SCL)?

Gibt es auf der Seite www.appcom.fi auch einen Schaltplan oder Details
zur Ansteuerung? Ausser den Features und einer Beschreibung der
verwendeten SDRAM-Module finde ich dort keine Infos.

@Lupin
Auch in dem Thread zur Grafikkarte mit SDRAM finde ich weder Infos zu
DIMMs im Allgemeinen, noch einen Schaltplan. Habe ich etwas übersehen?

Danke
Herbert

Referenz-Pinout http://www.jedec.org/download/search/4_05_04R9.PDF
Datenblatt mit Kurzbeschreibung der Signale
http://www.takems.de/download/datenblaetter/module/SDRAM/BD256TEC304_e.pdf
Inhalt des SPD-EEPROMs
http://www.jedec.org/download/search/4_01_02_05R12.PDF

http://www.myplace.nu/avr/dram/index.htm

@arc: das sind die benötigten Datenblätter. Danke!
Dennoch, ein komplettes uC-Projekt, das DIMM- (oder SIMM-) Module
benutzt, brächte mich um einiges weiter.

Um es zu wiederholen: es geht nicht um einzelne SDRAM-Bausteine. Dazu
existieren zwar etliche Projekte, aber ich möchte eben von den großen
Speichermodulen aus dem PC-Sektor profitieren, ohne die Chips
auszulöten!

Hallo Herbert,

hier laeuft ein altes SIMM Modul (30 Pins, in einer Fassung von
Reichelt) an einem ATMega32.
Die Module sind recht genuegsam, was das Timing angeht, also noch mit
16 MHz machbar. Doof ist nur, dass sie nicht synchron sind, da braucht
man immer einen Befehl mehr fuer Daten und Flanke (/RAS oder /CAS).

Hab aber Schreiben mit etwas ueber 1 MHz (d.h. 1 ``Megasample'')
hinbekommen und mir einen primitivsten Logikanalyser gebaut (aus der
Not heraus, weil ich nix anderes da hatte. Aber immerhin bis zu 64K
Samples. Wuerde man mehr Port Pins spendieren, geht auch das ganze MB,
das der Riegel hat.)
Fuers Refresh braucht man nen Timer und so ca. 10% Rechenleistung.

Habe mir schon Datenblaetter von SDRAMs angeschaut. Das Timing ist
etwas anspruchsvoller, aber machbar. Viel Spass schonmal beim Fassungen
ausloeten :-P

Eine FPGA (oder evtl. CPLD) ist als DRAM Controller eigentlich eher
geeignet. Die kleinen uCs sind einfach zu langsam. Schau mal bei
Xilinx, da gibts ne Menge Appnotes zu DRAM Controller in FPGAs.

Gruss aus London

Thorsten