Spartan3 Taktvervielfachung per DCM

Naja, bei mir sieht es halt genauso aus wie im Link, der Code drumherum 
ist doch unwichtig.
Ich werde aber morgen das Problem auf eine Minimum reduzieren und hier 
posten.

Hmm, nach einem "Cleanup Project Files" ging es auf einmal...

Außerdem habe ich jetzt NUR ein Häkchen bei CLKFX gesetzt und das Teil 
so verdrahtet:

1

Inst_clk64dcm: clk64dcm PORT MAP(

2

  CLKIN_IN => clk,

3

  CLKFX_OUT => clk64

4

);

Ist das OK so, wenn ich dann nur noch clk64 verwende?

ISE sagt dazu folgendes:

1

INFO:PhysDesignRules:772 - To achieve optimal frequency synthesis performance

2

   with the CLKFX and CLKFX180 outputs of the DCM comp

3

   Inst_clk64dcm/DCM_SP_INST, consult the device Interactive Data Sheet.

Ach ja, simulieren geht immer noch nicht.
Wie kann man denn die "Xilinx Core Lib" einbinden? Ich finde da nichts 
zu.
Aber ich werde das wohl eh als Top-Level Entity vorschalten und alle 
anderen Signale einfach durchrouten.

Hmm, k.A. wie mir das weiter helfen soll.
Unisim ist natürlich im VHDL eingebunden.
Ist aber jetzt auch egal. Habs jetzt in eine (weitere) Top-Level Entity 
verfrachtet, die sonst nichts anderes macht.
Das halte ich für die sauberste Lösung, und simulieren brauch ich das so 
auch nicht.