Logic Analyser mit Pollin CPLD Board

Gast #1201717
Lesenswert?

Hallo Zusammen,

hier möchte ich mein erstes VHDL Übungsprojekt vorstellen.
Es stellt einen Logikanalysator dar, der mit dem Pollin CPLD-Board 
realisiert wird.
Das Programm erlaubt das Befüllen des internen 128Kx8 Ram und die 
Steuerung und das Auslesen der Daten über die RS232 Schnittstelle.
Es besteht im wesentlichen aus 3 Komponenten:

- RS232 Interface Beitrag "RS232-Interface in VHDL"
- Ram-Interface
- Zustandsmaschine für die Steuerung

Hier die Befehle über die serielle Schnittstelle:

 'd': Ram wird zylisch mit Eingangswerten beschrieben ( full speed )
 'a': Ram Wert lesen
 's': nächsten Ram Wert lesen
 'a': nächsten Ram Wert lesen
 's': nächsten Ramm Wert lesen
 ...
 usw

Ein erstes Testprogramm zur Kiommunikation mit dem PC gibt's von Malte:
http://www.mikrocontroller.net/attachment/48244/DSOControl-0.01.zip

Danke an die Hilfe hier im Forum, besonders Lothar Miller für die 
VHDL-Unterstüzung.

Gruß,
befro
Angehängte Dateien:
Gast #1214924
Lesenswert?

Hallo. Prima!

Schön wäre noch (auch wenn noch nicht Weihnachten ist ;-) ):
Einen entsprechende Artikel hier einstellen, wo einmal alle Teile in 
einem
geordnetem Zusammenhang stehen.. dazu noch die Randbedingungen bzw. 
"Leistungsdaten" wie Kanäle (8 glaube), Abtastraten etc..

Und ein paar Bilder sind auch immer schön.. ;-)

Peter
Gast #1215421
Lesenswert?

>Schön wäre noch (auch wenn noch nicht Weihnachten ist ;-) ):
>Einen entsprechende Artikel hier einstellen, wo einmal alle Teile in
>einem

Tja, schön wäre auch, wenn sich jemand bereit erklären würde, 
mitzuarbeiten, anstatt nur relativ kommentarlos die Ergebnisse 
herunterzuladen ;-)
Gast #1216788
Lesenswert?

>Einen entsprechende Artikel hier einstellen, wo einmal alle Teile in einem
>geordnetem Zusammenhang stehen.. dazu noch die Randbedingungen bzw.

Jaja, der Peter will immer nur alles klitzeklein vorgekaut haben, haben, 
haben  ....
Gast #1217068
Lesenswert?

>Nicht entmutigen lassen. Vielleicht kaufe ich mir bald auch so ein Board
>und programmiere dann mit.

Hallo Jörg,

das freut mich und hört sich ganz gut an. Kennst Du Dich mit Java aus? 
Ich habe mal einen eigenen Thread für die PC-seitige Software 
aufgemacht:

Beitrag "Java Oberfläche für Logik Analysator ( Open Sourcce )"

Über Tipps zur Anpassung des Treibers bin ich sehr dankbar.

Bester Gruß,
befro
Gast #1319431
Lesenswert?

Hallo befro,
könntest du bitte den ganzen Projekt in die Zip packen?
Ich versuche hier nähmlich das ganze mit ISE WebPack zum Laufen zu 
bringen.
Ich wollte das ganze mal zuerst simulieren, aber das kriege ich 
irgendwie nicht hin. Welchen Simulator hattest du benutzt? Und von wo 
(Quelle) hattest du die rs232 Verbindung genommen oder hattest du die 
selbst entwickelt?
Danke.
Gast #1320270
Lesenswert?

nein das sind nicht alle files. Die Projekt datei von Xilinx  ISE 
WebPack ist ncht dabei.
Und was ist das für ein Java Programm? kannst du nicht ein paar Wörter 
schreiben, wie man das schöne Ding bedient? Wieso eigentlich DSO? Wie 
lange dauert es die ganzen Daten von CPLD gen PC zu übertagen? mehr als 
10 min?
Gast #1320503
Lesenswert?

ich wieder. Bin hier am versuchen deinen Eclipse Project zu starten. 
Leider geht es nicht. Es fehlen irgendwelche Bibliotheken. Wie hast du 
den rxtx installiert? So wie Malte wohl nicht, aber wie, damit ich das 
auch zum laufen krieg.
Gast #1320558
Lesenswert?

ich nochmal.
habe gerade deine Java Anwendung doch noch gestartet. Eine Frage noch:
wie hast du denn geschaft in deinem Java Prog die Baudrate 9600 
einzustellen? Das kann man doch garnicht auswählen?

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren