VHDL Case statement covers only 4 out of 81 cases.

Gast #418549
Lesenswert?
• ▲
▼
Hi,
Modelsim meldet bei folgendem cod den feler:Case statement covers only
4 out of 81 cases.
Aber warum? Bei 2 bit gibt es nur 4 Möglichkeiten und nicht 86!

CASE instruction_register( 15 DOWNTO 14 ) is

 when "00" => linear_address <= DPP0(3 downto
0)&(instruction_register( 13 DOWNTO 0 ));
when "01" => linear_address <= DPP1(3 downto
0)&(instruction_register( 13 DOWNTO 0 ));
when "10" => linear_address <= DPP2(3 downto
0)&(instruction_register( 13 DOWNTO 0 ));
when "11" => linear_address <= DPP3(3 downto
0)&(instruction_register( 13 DOWNTO 0 ));


end case;
Gast #418552
Lesenswert?
• ▲
▼
Man sollte immer auch ein "when others" hinzufügen, auch wenn es
eigendlich überflüssig ist, dann passiert das nicht. Du musst bedenken,
dass man bei den erweiteren Signaltypen nicht nur mit  0 und 1 arbeitet,
sondern auch mit undefinierten, starken oder schwachen Zuständen.
Alternativ könnte man bit_vector nehmen, der kennt nur 0 und 1. So
sollte man das Probelm aber nicht lösen.

+++

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.