config.defaults etc media profile sys var 192.168.0.254 / # cd /opt/ 192.168.0.254 /opt # ls elecard nxp philips 192.168.0.254 /opt # cd elecard/ 192.168.0.254 elecard # ls bin lib share 192.168.0.254 elecard # cd bin/ 192.168.0.254 bin # ls
partitions were made with gparted in Ubuntu 9.10 (LiveCD)
wohl daran, dass der Empfänger, der Prozessor und das Display in einem Gehäuse sitzt Über einen 4066 treibe ich auch die Signale auf eine LED, ein Reed-Relais und auch direkt nach aussen. Mit direkt nach aussen funktioniert auch eine zweite Uhr, welche über eine normale Telefon-Flachleitung 25 m
Kraus, leider sk, hatte auf seiner sehr interessanten Website unter https://www.gunthard-kraus.de/CD_Kraus-Publications/Alle_Publikationen/2015-4_SAQ/54_UKW_S195_212_Kraus.pdf eine SAQ-Antenne dimensioniert, inklusive ausführlich erklärter Simulation. Der Weg zu DCF77 ist ja nicht so weit und die Fotos
10M0 (L ID a t> T4001 n n H O S u b j e c tto c h a n g ew it h o u tn o ti c e l 10M 0 2 R 4061 R 4066 3 B C 850O 3 3 a a a a F 3 3 BC 860O 3 0805 1 2 3 i ) I f r eou ire d a TV-SLOP> - H O h BC860O T 4 0 0 0 a o. T F CD S O T -1 4 3 S O T -2 3 r 6H7 / 3C5008 .7 T 4 0 1 7 .2 if CE 2 C 4 0 4 5 3 F m.
Also genau genommen 64 Schnittstellen. Optokoppler würden auf alle Fälle funktionieren oder auch der CD4066. Beide regeln aber nur 4 Schnittstellen. Ich bräuchte dann davon 16 ICs. Kennt jemand eine elegantere Lösung? Ideal wäre eine 8-fach Lösung. Ich will 8 Treiberplatinen mit je 8 Schnittstellen.
DATA FOR DIGITAL MULTIMETER MODEL; M-3610D & M-3650D MEIEX CORPORATION HATERUL PARI LIST LIST : M-361CD MATERIAL PART Model Date : 1993.12.27 RATINGS & DIMENSION UNIT Q'TY PART NO. REMARKS 1 c p u KS57C2016 ea 1 ICl SAMSUNG ELECTRONICS kOREA. . . . 1 MAX130CPL MAXIM INTEGRATED PRODUCTS ea 1 1C2 LTD, U.S.A
wohl so. In der gezeigtan Anpassschaltung ist ja nach dem 50Ohm-Teil als künstliche Antenne Rd, Ld, Cd mit einer Resonanzfrequenz von 2.5MHz benutzt, das werde ich auch so machen. Obwohl ich schon gespannt bin, mal wirklich wieder einen echten Sender mit einem Detektor zu empfangen.
noch die Röhre drauf thront. https://dygtyjqp7pi0m.cloudfront.net/i/3757/5051126_1.jpg?v=8C694CE39111CD0
verschiedenen Typen Transistoren einmal der http://www.google.de/url?sa=t&rct=j&q=&esrc=s&source=web&cd=1&ved=0CDEQFjAA&url=http%3A%2F%2Fwww.infineon.com%2Fdgdl%2Fbcx54_bcx55_bcx56.pdf%3FfolderId%3Ddb3a304314dca38901155ffc06d51dc7%26fileId%3Ddb3a3043156fd573011589d20fda0368&ei=wm4sVI3yJc3LPb_YgIAD&usg=
der Frequenz eine Möglichkeit. So etwas ähnliches habe ich schon einmal Aufgebaut: Der PLL (74HC4066) multipliziert einen Ref. Takt (bei mir x 256) auf den Frequenzbereich von etwa 4-16 MHz. Für kleinere Frequenzen wird das Rechtecksignal wieder binär runter geteilt. Bis zur Ref. Frequenz hat man
verstaerkt. Dein Ausgangssignal hat dann einen recht hohen Jitter. Auch sollte man den eingebauten VCO der CD4046 nicht unbedingt als der beste betrachten auch der steuert einen ziemlich hohen Rauschanteil dabei. Ist halt nur ein Relaxationsoszillator mit RC Gliedern. Ein externer Oszillator auf LC Basis mit
FPREG to variable 1685 0CD1 E1 POP HL ; Restore input pointer 1686 0CD2 2B LTSTND: DEC HL ; DEC 'cos GETCHR INCs 1687 0CD3 CD 13 09 CALL GETCHR ; Get next character 1688 0CD6 CA DE 0C JP Z,MORDT ; End of line - More needed? 1689
gyrocar-kreisel/ Zum Thema Kreisel habe ich aber noch zwei schöne Versuche und zwar eine Balancier-CD von der Firma Winkler-Schulbedarf (https://www.winklerschulbedarf.com/de/i/anti-schwerkraftscheibe-per-stk-102242). Diese ist in 15 Minuten gebastelt und funktioniert sehr gut. Damit kann man denke ich
sollte damit aber umgehen können und die Sicherheit für die Augen in den Vordergrund stellen.Normale CD / DVD-Player haben meines Wissens IR-Laserdioden ( nicht verwenden ! ).
terband), wurde folgende Überlegung an- ten und miteiner einfachen Schaltung das gestellt: Klangbild des CD-Players bedeutend zu Schallplatte und CD haben eine ganz un- verbessern. terschiedliche Aufnahmetechnik. Bei der Nach Erwerb eines neuen CD-Players der AufnahmevonSchallplattenwirddasSig- unteren bis
300IC4B 6 R4 5.6 k 5.6 k LM324N 4 Ua+ 390 LM324N COMP COMP 5 100 100 R21 100 k R25 100 k k C1 k R17 Ua− 4066 4066 20 k IC4A 7 470 nF IC1A IC1B VCC GND IC3C IC3D 2 KMZ51 3 LM324N LM324N IC2B R8 6 100 k Vref Ua+ LM324N 5 V (generated R14 10 k on the board) R18 R12 C3 10 kD1 BST62 10 k LM324N V 47 k TR2 IC4C DD 4066 4066 R2 10 nF BA5321 C6 IC1D IC1C 390 IC3B BA5321 FLIP IC3A IC1P IC2 IC3 10 nF 1 F C2 LM324N D2 TR1 R23 C7 VSS 22 nF C4 R19 BST52 FLIP 10 k 4.7 F 2.2 F R15 10 k 10 k IC5C GND MGG430 G e n e r a Fig.51
300IC4B 6 R4 5.6 k 5.6 k LM324N 4 Ua+ 390 LM324N COMP COMP 5 100 100 R21 100 k R25 100 k k C1 k R17 Ua− 4066 4066 20 k IC4A 7 470 nF IC1A IC1B VCC GND IC3C IC3D 2 KMZ51 3 LM324N LM324N IC2B R8 6 100 k Vref Ua+ LM324N 5 V (generated R14 10 k on the board) R18 R12 C3 10 kD1 BST62 10 k LM324N V 47 k TR2 IC4C DD 4066 4066 R2 10 nF BA5321 C6 IC1D IC1C 390 IC3B BA5321 FLIP IC3A IC1P IC2 IC3 10 nF 1 F C2 LM324N D2 TR1 R23 C7 VSS 22 nF C4 R19 BST52 FLIP 10 k 4.7 F 2.2 F R15 10 k 10 k IC5C GND MGG430 G e n e r a Fig.51
300IC4B 6 R4 5.6 k 5.6 k LM324N 4 Ua+ 390 LM324N COMP COMP 5 100 100 R21 100 k R25 100 k k C1 k R17 Ua− 4066 4066 20 k IC4A 7 470 nF IC1A IC1B VCC GND IC3C IC3D 2 KMZ51 3 LM324N LM324N IC2B R8 6 100 k Vref Ua+ LM324N 5 V (generated R14 10 k on the board) R18 R12 C3 10 kD1 BST62 10 k LM324N V 47 k TR2 IC4C DD 4066 4066 R2 10 nF BA5321 C6 IC1D IC1C 390 IC3B BA5321 FLIP IC3A IC1P IC2 IC3 10 nF 1 F C2 LM324N D2 TR1 R23 C7 VSS 22 nF C4 R19 BST52 FLIP 10 k 4.7 F 2.2 F R15 10 k 10 k IC5C GND MGG430 G e n e r a Fig.51
300IC4B 6 R4 5.6 k 5.6 k LM324N 4 Ua+ 390 LM324N COMP COMP 5 100 100 R21 100 k R25 100 k k C1 k R17 Ua− 4066 4066 20 k IC4A 7 470 nF IC1A IC1B VCC GND IC3C IC3D 2 KMZ51 3 LM324N LM324N IC2B R8 6 100 k Vref Ua+ LM324N 5 V (generated R14 10 k on the board) R18 R12 C3 10 kD1 BST62 10 k LM324N V 47 k TR2 IC4C DD 4066 4066 R2 10 nF BA5321 C6 IC1D IC1C 390 IC3B BA5321 FLIP IC3A IC1P IC2 IC3 10 nF 1 F C2 LM324N D2 TR1 R23 C7 VSS 22 nF C4 R19 BST52 FLIP 10 k 4.7 F 2.2 F R15 10 k 10 k IC5C GND MGG430 G e n e r a Fig.51
300IC4B 6 R4 5.6 k 5.6 k LM324N 4 Ua+ 390 LM324N COMP COMP 5 100 100 R21 100 k R25 100 k k C1 k R17 Ua− 4066 4066 20 k IC4A 7 470 nF IC1A IC1B VCC GND IC3C IC3D 2 KMZ51 3 LM324N LM324N IC2B R8 6 100 k Vref Ua+ LM324N 5 V (generated R14 10 k on the board) R18 R12 C3 10 kD1 BST62 10 k LM324N V 47 k TR2 IC4C DD 4066 4066 R2 10 nF BA5321 C6 IC1D IC1C 390 IC3B BA5321 FLIP IC3A IC1P IC2 IC3 10 nF 1 F C2 LM324N D2 TR1 R23 C7 VSS 22 nF C4 R19 BST52 FLIP 10 k 4.7 F 2.2 F R15 10 k 10 k IC5C GND MGG430 G e n e r a Fig.51
300IC4B 6 R4 5.6 k 5.6 k LM324N 4 Ua+ 390 LM324N COMP COMP 5 100 100 R21 100 k R25 100 k k C1 k R17 Ua− 4066 4066 20 k IC4A 7 470 nF IC1A IC1B VCC GND IC3C IC3D 2 KMZ51 3 LM324N LM324N IC2B R8 6 100 k Vref Ua+ LM324N 5 V (generated R14 10 k on the board) R18 R12 C3 10 kD1 BST62 10 k LM324N V 47 k TR2 IC4C DD 4066 4066 R2 10 nF BA5321 C6 IC1D IC1C 390 IC3B BA5321 FLIP IC3A IC1P IC2 IC3 10 nF 1 F C2 LM324N D2 TR1 R23 C7 VSS 22 nF C4 R19 BST52 FLIP 10 k 4.7 F 2.2 F R15 10 k 10 k IC5C GND MGG430 G e n e r a Fig.51
300IC4B 6 R4 5.6 k 5.6 k LM324N 4 Ua+ 390 LM324N COMP COMP 5 100 100 R21 100 k R25 100 k k C1 k R17 Ua− 4066 4066 20 k IC4A 7 470 nF IC1A IC1B VCC GND IC3C IC3D 2 KMZ51 3 LM324N LM324N IC2B R8 6 100 k Vref Ua+ LM324N 5 V (generated R14 10 k on the board) R18 R12 C3 10 kD1 BST62 10 k LM324N V 47 k TR2 IC4C DD 4066 4066 R2 10 nF BA5321 C6 IC1D IC1C 390 IC3B BA5321 FLIP IC3A IC1P IC2 IC3 10 nF 1 F C2 LM324N D2 TR1 R23 C7 VSS 22 nF C4 R19 BST52 FLIP 10 k 4.7 F 2.2 F R15 10 k 10 k IC5C GND MGG430 G e n e r a Fig.51
is used to turn on the allows identification of the appropriate field ensuring the analog switch (CD4066BC) during the desired line. The fall- correct read or write sequence. The vertical pulse output is ing edge of this signal also resets the start count latch, particularly useful since it begins at
of the desired number of counters. The final borrow out pulse is used to turn on the analog switch (CD4066BC) during the desired line. The falling edge of this signal also resets the start count latch, thereby terminating the counting. The circuit, as shown, will provide a single line output for each
Wide-screenformat ▯ ▯ ▯ ▯ ▯ ▯ Responsetime ca. 5ms ca. 6ms ca. 6ms ca. 5ms ca. 5ms ca. 5ms Brightness ca. 250cd/m² ca. 300cd/m² ca. 300cd/m² ca. 350cd/m² ca. 350cd/m² ca. 300cd/m² Contrast ratio(Panel) ca. 1.000:1 ca. 1.000:1 ca. 1.000:1 ca. 1.000:1 ca. 800:1 ca. 1.000:1 Dynamic contrast plus ca. 12.500:1 ca.
but a low DC gain. Figure 4. Inverting Amplifier with Variable Gain Uses Bilateral Switches (74HC4066). C1 R11 R12 R13 R2 RS VCC I/O0 R4 C2 I/O1 R3 Calculating the Gain The gain of the inverting amplifier is as follows: Equation 7. Gain Of Inverting Amplifier. R2 A = − R1 Here R1 consists of the series
but a low DC gain. Figure 4. Inverting Amplifier with Variable Gain Uses Bilateral Switches (74HC4066). C1 R11 R12 R13 R2 RS VCC I/O0 R4 C2 I/O1 R3 Calculating the Gain The gain of the inverting amplifier is as follows: Equation 7. Gain Of Inverting Amplifier. R2 A = − R1 Here R1 consists of the series
but a low DC gain. Figure 4. Inverting Amplifier with Variable Gain Uses Bilateral Switches (74HC4066). C1 R11 R12 R13 R2 RS VCC I/O0 R4 C2 I/O1 R3 Calculating the Gain The gain of the inverting amplifier is as follows: Equation 7. Gain Of Inverting Amplifier. R2 A = − R1 Here R1 consists of the series
but a low DC gain. Figure 4. Inverting Amplifier with Variable Gain Uses Bilateral Switches (74HC4066). C1 R11 R12 R13 R2 RS VCC I/O0 R4 C2 I/O1 R3 Calculating the Gain The gain of the inverting amplifier is as follows: Equation 7. Gain Of Inverting Amplifier. R2 A = − R1 Here R1 consists of the series
by the bus load capacitance and the value of rising/falling edges, the bilateral switch in the HCT4066 switches pull-up resistor R p2 on/off at bus levels between the pull-up resistor. 0.8 V and 2.0 V. Combined resistors R p1 and R p2 can pull-up the bus line within the maximum specified rise time (r
by the bus load capacitance and the value of rising/falling edges, the bilateral switch in the HCT4066 switches pull-up resistor R p2 on/off at bus levels between the pull-up resistor. 0.8 V and 2.0 V. Combined resistors R p1 and R p2 can pull-up the bus line within the maximum specified rise time (r
