Suchergebnisse für ""SR10""

Durchsucht Beiträge, Anhänge und Wiki-Artikel.

Forum alle
Zeitraum alle

67 Treffer für "SR10" Suchergebnisse für ""SR10""

Relevanz Datum
  • Thread

    [V] xp-power sr10s1v5 schaltregler-r-1-5v-1a

    Hallo zusammen, aufgrund einer Falschbestellung abzugeben. http://de.farnell.com/xp-power/sr10s1v5/schaltregler-r-1-5v-1a-o-p/dp/1861096?Ntt=186-1096 11 Stück a) 6,00 EUR inkl. MwSt. Auf Wunsch mit Rechnung bei einer Abnahme von 10 Stück ist der 11te Gratis. Grüße

    Markt ·Werner P. · ·0 Antworten

  • PDF

    SchemaV4.pdf

    14 * -Vin N N -Vout 15 RESET GND 16 1 17 N/C GND 18 2 2 Q1 W 19 N/C GND 20 GND BSS123 JTAG +12V U3 SR10SS1V8 J6 +1.8V L2 1 3 GND K K K K F F IN OUT 1 1 1 1 0 6.4uH 0 GND Connector PCB - Test Point 4 4 2 6 7 8 9 4 5 R R R R C * C * J7 GND Connector PCB - Test Point GND Speisung uP Input (Taster, Entprellung

    in „Probleme mit LPC2103 (NXP)“ · Mikrocontroller und Digitale Elektronik ·

  • Thread

    Spannungsregler 1,5V

    SR10S1V5 TSR 1-2415 wenn es auch ein Schaltregler sein darf?

    Mikrocontroller und Digitale Elektronik ·Winfried · ·11 Antworten

  • PDF

    Bi8921.pdf

    0x224A 0x224B AFW1CC [10:0] RW Focus window column count – window 1 0x0040 0x224C 0x224D AFW2SR [10:0] RW Focus window starting row – window 2 0x0020 0x224E 0x224F AFW2SC [10:0] RW Focus window starting column – window 2 0x0200 0x2250 0x2251 AFW2RC [10:0] RW Focus window row count – window 2 0x0040 0x2252 0x2253 AFW2CC [10:0] RW Focus window column count – window 2 0x0040 0x2254 0x2255 AFW3SR [10:0] RW Focus window starting row – window 3 0x0020 0x2256 0x2257 AFW3SC [10:0] RW Focus window starting column – window 3 0x02C0 0x2258 0x2259 AFW3RC [10:0] RW Focus window row count – window 3 0x0040

    in „pollin kamera au-85“ · Mikrocontroller und Digitale Elektronik ·

  • PDF

    TDA1029.pdf

    adjacent inputs C typ. 0,5 pF D.C. input voltage range VI 3 to 19 V Supply voltage rejection ratio;SR≤ 10 k SVRR typ. 100 V/V Equivalent input noise voltage R = 0; f = 20 Hz to 20 kHz (r.m.s. value) V typ. 3,5 V S n(rms) Equivalent input noise current f = 20 Hz to 20 kHz (r.m.s. value) n(rms) typ. 0,05

    in „Quellenwahl (Audioverstärker)“ · Analoge Elektronik und Schaltungstechnik ·

  • Thread

    230V LED Lampe mit Schaltnetzteil gesucht zwecks Reverse Engineering

    Sieh Dir einmal den sr10 von Supertex an. Ein interessantes Konzept für Kondensatornetzteile mit besserem Wirkungsgrad.

    Analoge Elektronik und Schaltungstechnik ·Gelöschter Benutzer · ·51 Antworten

  • PDF

    AN-H65.pdf

    than the Feedback OCP threshold. Otherwise OCP may not trigger in the event V OUT of a transient. SR10 OUT 400kΩ Rectification D6 The SR10 may configured with a full-wave rectifier or a half- wave rectifier. 50kΩ D12 Full-wave 25kΩ R D24 LIM C D RFB1 S 1-4 25kΩ DOUT VIN VOUT FB RFB2 SH OUT V V V x D6 1.20V

    in „20 V AC bis 70 V AC --> 5 V DC“ · Analoge Elektronik und Schaltungstechnik ·

  • Thread

    Attiny 2313 mit einem Schieberegister fürs lauflicht

    nichts, wenn noch ein SR dazu kommt. Nee weil wir werden noch mit unserem Lehrer mit mehreren SR 10 Matrixanzeigen hintereinander schließen und wollen dort eine Laufschrift machen. Aber das ist erstmal egal. Ich versuche jetzt erstmal alles zulöten. Bin in 20 min Fertig.

    Mikrocontroller und Digitale Elektronik ·Ewald Zimmermann · ·45 Antworten

  • PDF

    HD66740.pdf

    120 — — ns Figure 51 SCL clock low-level pulse width SCLL 240 — — ns Figure 51 SCL/SDA rise time Sr 10 — 160 ns Figure 51 SCL/SDA fall time Sf 10 — 70 ns Figure 51 Bus free time BUF 240 — — ns Figure 51 Start condition hold time t 320 — — ns Figure 51 STAH Setup time for a repeated START STAS 320 —

    in „Display Siemens ME 45, HD-66740“ · Mikrocontroller und Digitale Elektronik ·

  • Thread

    sorry nochma ne Frage zur Datenübernahme SPI/Schieberegister

    Codeabschnitt funktioniert: SS_sr <= SS_sr(0) & SS; -- Slave-Select if (SS_sr="10") then -- fallende Flanke Ich hab Ihn in einem anderen SPI Forumeintrag gefunden und Lothar hat ihn geposted. Ich versteh nicht, wie das als ein Schieberegister funktionieren soll.

    Vektor aus dem "alten" SS_sr Bit 0 und dem "neuen" SS im SS_sr zusammengesetzt. [vhdl]if (SS_sr="10") then ...[/vhdl] Und wenn der alte Wert "1" ist und der neue Wert "0", dann ist das SS_sr "10" und damit wird eine fallende Flanke erkannt.

    FPGA, VHDL & Co. ·Steve · ·4 Antworten

  • PDF

    SAK-C167CR-LM_HA.pdf

    turn off delay after RD rising edge t44 CC 1 14 ns Write data setup time before WR rising edge t45 SR 10 – ns Write data hold time after WR rising edge tt SR 2 – ns r 46 WR pulse width Wt47 SR 20 – ns WR signal recovery time t48 SR 40 – ns 1) The minimum access cycle time is 60 ns. 40 41 Address t47 t48

    in „Problem mit Infinion C167CR mit AM29F200B-70SE“ · Mikrocontroller und Digitale Elektronik ·

  • Thread

    SPI Problem, Counter zählt nicht jede Flanke

    -- SPI Clock : if (SCLK_sr="01") then -- steigende Flanke : if (SS_sr="10") then -- fallende Flanke : end if; end process; : [/vhdl]

    FPGA, VHDL & Co. ·Der Daimlerfahrer · ·17 Antworten

  • PDF

    dms-78xxsr_363265-67_dat_e.pdf

    7805SR Vin = 12V, LOAD= 500mA 7812SR Vin = 24V, LOAD= 400mA Transient Response - 90% Load Step 7803SR 10% to 100% Load Step 7805SR 10% to 100% Load Step 7812SR 10% to 100% Load Step Vin = 9V Vin = 9V Vin = 18V 7803SR 100% to 10% Load Step 7805SR 100% to 10% Load Step 7812SR 100% to 10% Load Step Vin =

    in „Speisung für mein Projekt“ · Mikrocontroller und Digitale Elektronik ·

  • Thread

    Schieberegister vereinzelt parallel laden

    @ Maik Ritter >sr(63 DOWNTO 1) <= sr(62 DOWNTO 0); >sr(0)(7) <= sr(5)(5) and sr(10)(5); >sr(4)(7) <= (sr(3)(0) and sr(10)(0)) or sr(3)(7); >sr(0) <= sr_in; Heureka! >Jetzt vielleicht noch mal eine praktische Frage: Funktioniert das auch? Ja. Fast. Dein sr(0) <= sr_in; in der 4. Zeile macht dir dein sr(0)(7) <= sr(5)(5) and sr(10)(5); unwirksam. Da musst du die Reihenfolge vertauschen. >Angenommen "(sr(3)(0) and sr(10)(0))" ist '1' nach dem letzten Takt. >Dann wird dies aber erst im nächsten Takt von sr(4)(7) übernommen

    FPGA, VHDL & Co. ·Maik Ritter · ·13 Antworten

  • PDF

    d80166w.pdf

    CLKOUT rising edge to t34 CC 0 + tA 10 + tA 0 + A 10 +tA ns ALE falling edge Synchronous READY t35 SR 10 — 10 — ns setup time to CLKOUT Synchronous READY t36 SR 10 — 10 — ns hold time after CLKOUT Asynchronous READY t SR 77.5 — T + 15 — ns 37 CLP low time t SR Asynchronous READY 58 20 — 20 — ns setup

    in „C167“ · Mikrocontroller und Digitale Elektronik ·

  • Datei

    ds1820.asm

    crc ok brne iw_sr_end ; nein - sofort ende mov temp5,temp4 ; last discrepancy = last zero brtc iw_sr_10 ; soll adresse überhaupt gespeichert werden? sbiw yl,8 ; nein, dann iwire-adress- und -zielspeicher wieder auf die gerade sbiw zl,8 ; empfangene adresse zurückbewegen rjmp iw_sr_12 ; jetzt noch test ob überhaupt weiter gesucht werden soll iw_sr_10: cpi temp6,0 ; ok, eine richtige adresse gefunden, ist es die erste? brne iw_sr_11 sbiw yl,8 ; ja, dann den adresszeiger auf die vorige adresse setzen iw_sr_11: inc temp6 ; merke - eine adresse mehr

    in „mehere ds1820 an einem bus“ · Mikrocontroller und Digitale Elektronik ·

  • PDF

    6neds.pdf

    Checksum match bit Matched Not matched b3 b2 SR11 (bit3) ID check completed bits 0 0: Not verified SR10 (bit2) 0 1: Verified as mismatched 1 0: Reserved 1 1: Verified SR9 (bit1) Data reception time out Time out Successful operation SR8 (bit0) Reserved Boot Update Completed Bit (SR15) This bit indicates

    in „M16C- Key Input Interrupt“ · Mikrocontroller und Digitale Elektronik ·