-
Artikel
Codierte Übertragung
Korrelationsergebnisse um den erwarteten Zeitpunkt herum anschaut und auf den größten synchronisiert. CDMA (Code Division Multiple Access). CDMA funktioniert im Prinzip genauso, nur dass jetzt mehrere Sender das selbe Frequenzband mit jeweils unterschiedlichen Codes benutzen. Wenn diese Codes untereinander eine hinreichend
-
Artikel
AVR-CORDIC
. 16 Bit möglich. Es entsteht gleichzeitig eine Sinus- und Cosinusschwingung. linear vectoring. Division y/x linear rotation. Multiplikation y*x hyperbolic vectoring. arsinh, arcosh, artanh, arcoth, ln, log10, Quadratwurzel hyperbolic rotation. sinh, cosh, tanh, coth, e-Funktion Die avrfix - Festkommabibliothek
Festkommabibliothek für AVR in C und Downloadseite CORDIC sin/cos in C und Z80-Assembler schnelle Division mit CORDIC in PIC-Assembler CORDIC-C-Routinen aus Dr.Dobbs Journal 1990 und hier Converted to ANSI-C Cordic sin/cos und kart./polar auf Basic-Stamp CORDIC-Arcustangens für Lego/Renesas H8 Xilinx Cordic
-
Artikel
CO2 Meter
mit 2kB, und selbst mit Ganzzahlen macht das ganze auch nicht wirklich Spass zumal man auf eine Division verzichten muss, denn selbst die braucht zu viel Platz. Man ist also auf Addition und Multiplikation beschränkt. Da ist es irgendwie schon viel schöner wenn man das ganze per UART als Zahl bekommt
-
Artikel
Cortex-M3
Sprung kann im IT-Block angegeben werden mit der Besonderheit, daß er am Ende des Blocks stehen muß. Division. Es existieren zwei 32-Bit-Divisionsbefehle. Beide Befehle speichern keinen Rest und sind auf 32-Bit als Divident begrenzt. SDIV Division mit Vorzeichen UDIV Division ohne Vorzeichen SDIV/UDIV R0,R1,R2 führt zum Ergebnis in R0 aus der Division von R1 durch R2 Bitreihenfolgenmanipulation. Für Bitmanipulation stehen mehrere Befehle zur Verfügung: REV Die Byte-Anordnung wird umgedreht und bietet Konvertierung von zwischen Big- und Little-Endian
-
Artikel
Avr-gcc Bugs
code bloat tree-ssa 81533 Constructing an object that can be initialized at at load-time c++ 80929 Division with constant no more optimized to mult middle-end 65082 Wasted cycles when using a register based varible 56439 unnecessary spill for global and local register variables 55181 Expensive shift loop
not have it (ATtiny26) 4.7.0 50931 Support a 24-bit scalar integer mode 4.7.0 50910 Inefficient division by 2 4.7.0 50887 Support ACCUMULATE_OUTGOING_ARGS 4.7.0 50775 Register allocator sets up frame and frame pointer with low register pressure 4.7.0, ra 50616 ICE: lto1.exe: invalid resolution in the
-
Artikel
STM32
ARM-Core hat eine höhere Taktfrequenz und kann gleichzeitig mehr in weniger Takten berechnen Hardware-Division, bei einigen FPU zur effizienten float-Berechnung Mit größerem Flash/RAM verfügbar Code kann direkt aus dem RAM ausgeführt werden, Speicherschutz und privilegierter Ausführungsmodus können "Kernel